公开(公告)号：US20070262393A1

公开(公告)日：2007-11-15

申请号：US11797827

申请日：2007-05-08

申请人： Il-Young Yoon ,  Hong-Jae Shin ,  Nae-In Lee ,  Jae-Ouk Choo ,  Ja-Eung Koo

发明人： Il-Young Yoon ,  Hong-Jae Shin ,  Nae-In Lee ,  Jae-Ouk Choo ,  Ja-Eung Koo

IPC分类号： H01L29/76 ,  H01L21/76 ,  H01L21/461 ,  H01L29/94 ,  H01L21/302 ,  H01L31/00

CPC分类号： H01L21/31053 ,  H01L21/76229

摘要： Example embodiments provide a semiconductor device and a method of forming the same. According to the method, a capping insulation pattern may be formed to cover the top surface of a filling insulation pattern in a trench. The capping insulation pattern may have an etch selectivity according to the filling insulation pattern. As a result, the likelihood that the filling insulation layer may be etched by various cleaning processes and the process removing the buffer insulation pattern may be reduced or prevented.

摘要翻译： 示例性实施例提供半导体器件及其形成方法。 根据该方法，可以形成覆盖绝缘图案以覆盖沟槽中的填充绝缘图案的顶表面。 封盖绝缘图案可以根据填充绝缘图案具有蚀刻选择性。 结果，可以减少或防止填充绝缘层可以通过各种清洁处理蚀刻的可能性以及去除缓冲绝缘图案的过程。

公开(公告)号：US06914388B2

公开(公告)日：2005-07-05

申请号：US10668206

申请日：2003-09-24

申请人： Hong-Jae Shin ,  Kae-Dal Kwack

发明人： Hong-Jae Shin ,  Kae-Dal Kwack

IPC分类号： H01L51/50 ,  G09G3/10 ,  G09G3/20 ,  G09G3/30 ,  G09G3/32 ,  H05B33/14

CPC分类号： G09G3/3216 ,  G09G3/3266 ,  G09G2320/0252 ,  G09G2330/021

摘要： There are provided an organic light emitting diode (OLED) display driving apparatus and a driving method thereof, in which the OLED display panel driving apparatus of a passive matrix type is configured such that its scan driving circuit has 3-state output, and the cathode lines, selected when the scan driving circuit performs a scan operation, maintain grounding, and after data-applied OLED emits light, are switched in a high voltage, and execute a refresh operation to initialize the pixel charges, and with the high impedance state maintained, non-selective common cathode lines turn into a high impedance state so as to remove the parasitic capacitance elements, and reduce the capacitance element functioning as the load of the data driving circuit connected to the OLED anode lines, and without the use of precharge method of maintaining the anode lines above a predetermined voltage quickly by using a voltage source, and applying data by using a current source, the anode lines can be charged within a short time just by necessary current for the lightening of the OLED so as to reduce the power consumption of the data driving circuit, and increase the operation speed.

摘要翻译： 提供了一种有机发光二极管（OLED）显示驱动装置及其驱动方法，其中无源矩阵型的OLED显示面板驱动装置被配置为使得其扫描驱动电路具有3态输出，并且阴极 当扫描驱动电路执行扫描操作，保持接地并且在数据应用的OLED发光之后被选择的线路被切换为高电压，并且执行刷新操作以初始化像素电荷，并且保持高阻抗状态 ，非选择性公共阴极线变成高阻抗状态，以去除寄生电容元件，并且减小用作连接到OLED阳极线的数据驱动电路的负载的电容元件，并且不使用预充电方法 通过使用电压源将阳极线保持在预定电压以上，并且通过使用电流源施加数据，阳极线可以是cha 在短时间内仅仅通过用于减轻OLED的必要电流来减少数据驱动电路的功耗，并且提高了操作速度。

公开(公告)号：US08518723B2

公开(公告)日：2013-08-27

申请号：US12591534

申请日：2009-11-23

申请人： Chong-Kwang Chang ,  Hong-Jae Shin ,  Nae-In Lee ,  Kwang-Hyeon Baik ,  Seung-Il Bok ,  Hyo-Jeong Kim

发明人： Chong-Kwang Chang ,  Hong-Jae Shin ,  Nae-In Lee ,  Kwang-Hyeon Baik ,  Seung-Il Bok ,  Hyo-Jeong Kim

IPC分类号： H01L21/302

CPC分类号： H01L21/0337

摘要： A method of fabricating a semiconductor integrated circuit device, including providing a semiconductor substrate, sequentially forming an etching target layer and a hard mask layer on the semiconductor substrate, forming first etch masks on the hard mask layer, the first etch masks including a plurality of first line patterns spaced apart from one another at a first pitch and extending in a first direction, forming first hard mask patterns by etching the hard mask layer using the first etch masks, forming second etch masks on the first hard mask patterns, the second etch masks including a plurality of second line patterns spaced apart from one another at a second pitch and extending in a second direction different from the first direction, forming second hard mask patterns by etching the first hard mask patterns using the second etch masks, forming spacers on sidewalls of the second hard mask patterns, and patterning the etching target layer using the second hard mask patterns having the spacers.

摘要翻译： 一种制造半导体集成电路器件的方法，包括提供半导体衬底，在半导体衬底上依次形成蚀刻目标层和硬掩模层，在硬掩模层上形成第一蚀刻掩模，第一蚀刻掩模包括多个 第一线图案以第一间距彼此间隔开并且沿第一方向延伸，通过使用第一蚀刻掩模蚀刻硬掩模层来形成第一硬掩模图案，在第一硬掩模图案上形成第二蚀刻掩模，第二蚀刻 掩模，包括以第二间距彼此间隔开并且沿与第一方向不同的第二方向延伸的多个第二线图案，通过使用第二蚀刻掩模蚀刻第一硬掩模图案形成第二硬掩模图案，在第 第二硬掩模图案的侧壁，以及使用具有t的第二硬掩模图案来图案化蚀刻目标层 他的间隔。

公开(公告)号：US20130148775A1

公开(公告)日：2013-06-13

申请号：US13587287

申请日：2012-08-16

申请人： Hong-Jae Shin ,  Chung-Ah Lee

发明人： Hong-Jae Shin ,  Chung-Ah Lee

IPC分类号： G11C19/28

CPC分类号： G11C19/28 ,  G09G3/20 ,  G09G2310/0286

摘要： Disclosed is a gate shift register, which can perform a bi-directional shift operation with a reduced number of switching devices. The gate shift register includes a plurality of stages to receive a plurality of gate shift clocks and sequentially output a scan pulse. A kth stage includes a scan direction controller including first and second forward TFTs and first and second reverse TFTs to convert a scan direction in response to carry signals of previous stages input through first and second input terminals and carry signals of next stages input through third and fourth input terminals, a node controller including first to eighteenth TFTs to control charging and discharge operations of Q1, Q2, QB1 and QB2 nodes, and an output unit including first and second pull-up TFTs and first to fourth pull-down TFTs to output two scan pulses based on voltage levels of the Q1, Q2, QB1 and QB2 nodes.

摘要翻译： 公开了一种门移位寄存器，其可以以减少数量的开关器件执行双向移位操作。 栅极移位寄存器包括多个级以接收多个栅极移位时钟并顺序地输出扫描脉冲。 第k级包括扫描方向控制器，其包括第一和第二正向TFT以及第一和第二反向TFT，以响应于通过第一和第二输入端输入的先前级的进位信号来转换扫描方向，并且传送通过第三和第二输入端输入的下一级的信号， 第四输入端子，包括第一至第十八TFT的节点控制器，用于控制Q1，Q2，QB1和QB2节点的充电和放电操作;以及包括第一和第二上拉TFT的输出单元和第一至第四下拉TFT输出 基于Q1，Q2，QB1和QB2节点的电压电平的两个扫描脉冲。

公开(公告)号：US20080157091A1

公开(公告)日：2008-07-03

申请号：US12043587

申请日：2008-03-06

申请人： Dong-Suk Shin ,  Hong-Jae Shin

发明人： Dong-Suk Shin ,  Hong-Jae Shin

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

摘要： Devices and methods of fabricating a conductive pattern of such devices comprise a non-single crystalline semiconductor pattern formed on a single crystalline semiconductor substrate, an insulating spacer formed on a sidewall of the non-single crystalline semiconductor pattern, the non-single crystalline semiconductor pattern selectively recessed using a cyclic selective epitaxial growth (SEG) process, and a silicide layer formed on the recessed non-single crystalline semiconductor pattern.

摘要翻译： 制造这种器件的导电图案的器件和方法包括形成在单晶半导体衬底上的非单晶半导体图案，形成在非单晶半导体图案的侧壁上的绝缘间隔物，非单晶半导体图案 使用循环选择性外延生长（SEG）工艺选择性地凹陷，以及形成在凹陷的非单晶半导体图案上的硅化物层。

公开(公告)号：US07307014B2

公开(公告)日：2007-12-11

申请号：US11099534

申请日：2005-04-06

申请人： Jae-Hak Kim ,  Kyoung-Woo Lee ,  Hong-Jae Shin ,  Young-Joon Moon ,  Seo-Woo Nam

发明人： Jae-Hak Kim ,  Kyoung-Woo Lee ,  Hong-Jae Shin ,  Young-Joon Moon ,  Seo-Woo Nam

IPC分类号： H01L21/4763

CPC分类号： H01L21/76808

摘要： A method of forming a via contact structure using a dual damascene process is disclosed. According to one embodiment a sacrificial layer is formed on an insulating interlayer during the formation of a preliminary via hole. The sacrificial layer has the same composition as a layer filling the preliminary via hole in a subsequent trench formation process. The sacrificial layer and the layer filling the preliminary via hole are simultaneously removed after the trench formation process is carried out. According to another embodiment, a thin capping oxide layer is formed on an insulating interlayer during the formation of a preliminary via hole. The thin capping oxide layer is removed together with a sacrificial layer after a trench formation process is carried out.

摘要翻译： 公开了一种使用双镶嵌工艺形成通孔接触结构的方法。 根据一个实施例，在形成预通孔期间，在绝缘中间层上形成牺牲层。 牺牲层具有与随后的沟槽形成过程中填充预通孔的层相同的组成。 在进行沟槽形成处理之后，同时去除牺牲层和填充预通孔的层。 根据另一实施例，在形成预通孔期间，在绝缘中间层上形成薄封盖氧化物层。 在进行沟槽形成处理之后，薄层氧化物层与牺牲层一起被去除。

公开(公告)号：US20070258075A1

公开(公告)日：2007-11-08

申请号：US11790175

申请日：2007-04-24

申请人： Ki-Chul Kim ,  Hong-Jae Shin ,  Nae-In Lee

发明人： Ki-Chul Kim ,  Hong-Jae Shin ,  Nae-In Lee

IPC分类号： G03B27/52

CPC分类号： H01L21/68721

摘要： A semiconductor wafer processing apparatus may include a chuck and/or a focus ring. The chuck may be configured to hold a wafer. The focus ring may be disposed surrounding a rim of the chuck. The focus ring may include a first section formed of a first material and a second section formed of a second material. The first material and the second material may have different conductivities. A method of forming a semiconductor wafer processing apparatus may include forming a first section of a focus ring from a first material, forming a second section of the focus ring from a second material having a different conductivity than the first material, combining the first and second sections to form a focus ring, and/or arranging the focus ring so as to surround a chuck.

摘要翻译： 半导体晶片处理装置可以包括卡盘和/或聚焦环。 卡盘可以被配置成保持晶片。 聚焦环可以围绕卡盘的边缘设置。 聚焦环可以包括由第一材料形成的第一部分和由第二材料形成的第二部分。 第一材料和第二材料可以具有不同的电导率。 形成半导体晶片处理装置的方法可以包括从第一材料形成聚焦环的第一部分，从具有不同于第一材料的导电率的第二材料形成聚焦环的第二部分，将第一和第二部分 形成聚焦环，和/或配置聚焦环以围绕卡盘。

公开(公告)号：US07192864B2

公开(公告)日：2007-03-20

申请号：US11049730

申请日：2005-02-04

申请人： Kyoung-Woo Lee ,  Hong-Jae Shin ,  Jae-Hak Kim ,  Young-Jin Wee ,  Seung-Jin Lee ,  Ki-Kwan Park

发明人： Kyoung-Woo Lee ,  Hong-Jae Shin ,  Jae-Hak Kim ,  Young-Jin Wee ,  Seung-Jin Lee ,  Ki-Kwan Park

IPC分类号： H01L21/4763

CPC分类号： H01L21/02063 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76835

摘要： The present invention discloses a method of fabricating interconnection lines for a semiconductor device. The method includes forming an interlayer insulating layer on a semiconductor substrate. A via hole is formed through the interlayer insulating layer. A via filling material is formed to fill the via hole. A photoresist pattern is formed on the via filling material. The via filling material and the interlayer insulating layer are anisotropically etched using the photoresist pattern as an etch mask to form a trench. A residual portion of the via filling material is removed using two wet etch processes. After removing the residual portion of the via filling material, a conductive layer pattern is formed in the via hole and the trench.

摘要翻译： 本发明公开了一种制造用于半导体器件的互连线的方法。 该方法包括在半导体衬底上形成层间绝缘层。 通过层间绝缘层形成通孔。 形成通孔填充材料以填充通孔。 在通孔填充材料上形成光致抗蚀剂图案。 使用光致抗蚀剂图案作为蚀刻掩模对通孔填充材料和层间绝缘层进行各向异性蚀刻以形成沟槽。 使用两次湿式蚀刻工艺去除通孔填充材料的剩余部分。 在去除通孔填充材料的剩余部分之后，在通孔和沟槽中形成导电层图案。

公开(公告)号：US20060170103A1

公开(公告)日：2006-08-03

申请号：US11344550

申请日：2006-01-30

申请人： Bong-seok Suh ,  Seung-man Choi ,  Hong-Jae Shin ,  Young-jin Wee

发明人： Bong-seok Suh ,  Seung-man Choi ,  Hong-Jae Shin ,  Young-jin Wee

IPC分类号： H01L23/52

CPC分类号： H01L21/76846 ,  H01L21/76843 ,  H01L21/76864 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided are a semiconductor device including a reliable interconnect and a method of manufacturing the same. The semiconductor device includes a substrate, an inter-metal dielectric (IMD) pattern having an opening, an amorphous metallic nitride layer formed on the inner surface of the opening, a diffusion barrier layer formed on the amorphous metallic nitride layer, and a conductive layer filled into the opening having the diffusion barrier layer.

摘要翻译： 提供了包括可靠互连的半导体器件及其制造方法。 半导体器件包括衬底，具有开口的金属间电介质（IMD）图案，形成在开口的内表面上的非晶金属氮化物层，形成在非晶金属氮化物层上的扩散阻挡层，以及导电层 填充到具有扩散阻挡层的开口中。

公开(公告)号：US06432843B1

公开(公告)日：2002-08-13

申请号：US09997161

申请日：2001-11-29

申请人： Jae-Hak Kim ,  Hong-Jae Shin

发明人： Jae-Hak Kim ,  Hong-Jae Shin

IPC分类号： H01L2131

CPC分类号： H01L21/76828 ,  H01L21/31111 ,  H01L21/3143 ,  H01L21/76837

摘要： An integrated circuit device is manufactured by forming a pattern on a substrate. The pattern may include two or more mesa regions. The pattern and the substrate are coated with a spin on glass layer and then the spin on glass layer is dissolved so that the spin on glass layer is recessed from upper surfaces of the mesa regions opposite the substrate. Before dissolving the spin on glass layer, a thermal treatment may be applied to remove a solvent from the spin on glass layer.

摘要翻译： 通过在基板上形成图案来制造集成电路器件。 图案可以包括两个或更多个台面区域。 将图案和基材涂布在玻璃上的自旋上，然后将玻璃上的自旋溶解，使得玻璃层上的自旋从与基板相对的台面区域的上表面凹陷。 在将旋转溶解在玻璃层之前，可以进行热处理以从玻璃层上的旋涂中除去溶剂。