公开(公告)号：US20130115761A1

公开(公告)日：2013-05-09

申请号：US13724632

申请日：2012-12-21

申请人： Jung Ho Kim ,  Sunghae Lee ,  Hanvit Yang ,  Dongwoo Kim ,  Chaeho Kim ,  Daehyun Jang ,  Ju-Eun Kim ,  Yong-Hoon Son ,  Sangryol Yang ,  Myoungbum Lee ,  Kihyun Hwang

发明人： Jung Ho Kim ,  Sunghae Lee ,  Hanvit Yang ,  Dongwoo Kim ,  Chaeho Kim ,  Daehyun Jang ,  Ju-Eun Kim ,  Yong-Hoon Son ,  Sangryol Yang ,  Myoungbum Lee ,  Kihyun Hwang

IPC分类号： H01L21/04

CPC分类号： H01L21/04 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： Methods of forming a semiconductor device are provided. The methods may include forming first and second layers that are alternately and repeatedly stacked on a substrate, and forming an opening penetrating the first and second layers. The methods may also include forming a first semiconductor pattern in the opening. The methods may additionally include forming an insulation pattern on the first semiconductor pattern. The methods may further include forming a second semiconductor pattern on the insulation pattern. The methods may also include providing dopants in the first semiconductor pattern. Moreover, the methods may include thermally treating a portion of the first semiconductor pattern to form a third semiconductor pattern.

摘要翻译： 提供了形成半导体器件的方法。 所述方法可以包括形成在衬底上交替和重复堆叠的第一和第二层，以及形成穿透第一层和第二层的开口。 所述方法还可以包括在开口中形成第一半导体图案。 所述方法还可以包括在第一半导体图案上形成绝缘图案。 所述方法还可以包括在绝缘图案上形成第二半导体图案。 所述方法还可以包括在第一半导体图案中提供掺杂剂。 此外，所述方法可以包括热处理第一半导体图案的一部分以形成第三半导体图案。

公开(公告)号：US08039350B2

公开(公告)日：2011-10-18

申请号：US12582073

申请日：2009-10-20

申请人： Yong-Hoon Son ,  Si-Young Choi ,  Byeong-Chan Lee ,  Deok-Hyung Lee ,  In-Soo Jung

发明人： Yong-Hoon Son ,  Si-Young Choi ,  Byeong-Chan Lee ,  Deok-Hyung Lee ,  In-Soo Jung

IPC分类号： H01L21/336

CPC分类号： H01L29/6659 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7833

摘要： Methods of fabricating metal-oxide-semiconductor (MOS) transistors having elevated source/drain regions are provided. The MOS transistors formed by these methods may include a gate pattern formed to cross over a predetermined region of a substrate. Recessed regions are provided in the substrate adjacent to the gate pattern. Epitaxial layers are provided on bottom surfaces of the recessed regions. High concentration impurity regions are provided in the epitaxial layers. The recessed regions may be formed using a chemical dry etching techniques.

摘要翻译： 提供了具有升高的源极/漏极区域的金属氧化物半导体（MOS）晶体管的制造方法。 通过这些方法形成的MOS晶体管可以包括形成为跨越衬底的预定区域的栅极图案。 凹陷区域设置在与栅极图案相邻的衬底中。 外凹层设置在凹陷区域的底表面上。 在外延层中设置高浓度杂质区。 凹陷区域可以使用化学干蚀刻技术形成。

公开(公告)号：US20110248327A1

公开(公告)日：2011-10-13

申请号：US13039043

申请日：2011-03-02

申请人： Yong-Hoon Son ,  Myoungbum Lee ,  Kihyun Hwang ,  Seungjae Baik ,  Jung Ho Kim

发明人： Yong-Hoon Son ,  Myoungbum Lee ,  Kihyun Hwang ,  Seungjae Baik ,  Jung Ho Kim

IPC分类号： H01L27/115

CPC分类号： H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

摘要： Nonvolatile memory devices include a string of nonvolatile memory cells on a substrate. This string of nonvolatile memory cells includes a first vertical stack of nonvolatile memory cells on the substrate and a string selection transistor on the first vertical stack of nonvolatile memory cells. A second vertical stack of nonvolatile memory cells is also provided on the substrate and a ground selection transistor is provided on the second vertical stack of nonvolatile memory cells. This second vertical stack of nonvolatile memory cells is provided adjacent the first vertical stack of nonvolatile memory cells. A conjunction doped semiconductor region is provided in the substrate. This conjunction doped region electrically connects the first vertical stack of nonvolatile memory cells in series with the second vertical stack of nonvolatile memory cells so that these stacks can operate as a single NAND-type string of memory cells.

摘要翻译： 非易失性存储器件包括在衬底上的一串非易失性存储器单元。 这一串非易失性存储单元包括衬底上的非易失性存储单元的第一垂直堆叠和非易失性存储单元的第一垂直堆叠上的串选择晶体管。 第二垂直堆叠的非易失性存储单元也设置在衬底上，并且在非易失性存储单元的第二垂直堆叠上提供接地选择晶体管。 非易失性存储单元的第二垂直堆叠被提供为与非易失性存储单元的第一垂直堆叠相邻。 在衬底中提供连接掺杂半导体区域。 该连接掺杂区域将非易失性存储器单元的第一垂直堆叠与第二垂直堆叠的非易失性存储器单元电连接，使得这些堆叠可以作为单个NAND型存储器单元串工作。

公开(公告)号：US20110211399A1

公开(公告)日：2011-09-01

申请号：US13102187

申请日：2011-05-06

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

IPC分类号： G11C7/00 ,  H01L21/336 ,  H01L21/8242

CPC分类号： H01L29/7827 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10876 ,  H01L29/66666 ,  H01L29/7841

摘要： In a vertical-type semiconductor device, a method of manufacturing the same and a method of operating the same, the vertical-type semiconductor device includes a single-crystalline semiconductor pattern having a pillar shape provided on a substrate, a gate surrounding sidewalls of the single-crystalline semiconductor pattern and having an upper surface lower than an upper surface of the single-crystalline semiconductor pattern, a mask pattern formed on the upper surface of the gate, the mask pattern having an upper surface coplanar with the upper surface of the single-crystalline semiconductor pattern, a first impurity region in the substrate under the single-crystalline semiconductor pattern, and a second impurity region under the upper surface of the single-crystalline semiconductor pattern. The vertical-type pillar transistor formed in the single-crystalline semiconductor pattern may provide excellent electrical properties. The mask pattern is not provided on the upper surface of the single-crystalline semiconductor pattern in the second impurity region, to thereby reduce failures of processes.

摘要翻译： 在垂直型半导体器件中，其制造方法及其操作方法，垂直型半导体器件包括：具有设置在基板上的柱状的单晶半导体图案， 单晶半导体图案，并且具有比单晶半导体图案的上表面低的上表面，形成在栅极的上表面上的掩模图案，所述掩模图案具有与单个半导体图案的上表面共面的上表面 晶体半导体图案，在单晶半导体图案下的衬底中的第一杂质区域和在单晶半导体图案的上表面下方的第二杂质区域。 形成在单晶半导体图案中的垂直型立柱晶体可以提供优异的电性能。 在第二杂质区域中的单晶半导体图案的上表面上没有设置掩模图案，从而减少处理的失败。

公开(公告)号：US20110143524A1

公开(公告)日：2011-06-16

申请号：US12968595

申请日：2010-12-15

申请人： Yong-Hoon Son ,  Kihyun Hwang ,  Seungjae Baik

发明人： Yong-Hoon Son ,  Kihyun Hwang ,  Seungjae Baik

IPC分类号： H01L21/28 ,  H01L21/20

CPC分类号： H01L21/28 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/792

摘要： Methods of forming nonvolatile memory devices include forming a vertical stack of nonvolatile memory cells on a substrate. This is done by forming a vertical stack of spaced-apart gate electrodes on a first sidewall of a vertical silicon active layer and treating a second sidewall of the vertical silicon active layer in order to reduce crystalline defects within the active layer and/or reduce interface trap densities therein. This treating can include exposing the second sidewall with an oxidizing species that converts a surface of the second sidewall into a silicon dioxide passivation layer. A buried insulating pattern may also be formed directly on the silicon dioxide passivation layer.

摘要翻译： 形成非易失性存储器件的方法包括在衬底上形成垂直堆叠的非易失性存储单元。 这通过在垂直硅有源层的第一侧壁上形成间隔开的栅电极的垂直堆叠来完成，并且处理垂直硅有源层的第二侧壁以便减少有源层内的晶体缺陷和/或减少界面 其中的陷阱密度。 该处理可以包括用氧化物质暴露第二侧壁，该氧化物质将第二侧壁的表面转化为二氧化硅钝化层。 也可以直接在二氧化硅钝化层上形成掩埋绝缘图案。

公开(公告)号：US20110039381A1

公开(公告)日：2011-02-17

申请号：US12831577

申请日：2010-07-07

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

IPC分类号： H01L21/336

CPC分类号： H01L29/7841 ,  H01L21/823431 ,  H01L21/823487 ,  H01L27/10802 ,  H01L27/10876 ,  H01L27/10894 ,  H01L27/24 ,  H01L29/42356 ,  H01L29/66272 ,  H01L29/66666 ,  H01L29/7827

摘要： A semiconductor device includes a trench isolation region provided on a substrate and defining first and second active regions separated from each other. A first semiconductor pillar protruding upward from the first active region is provided. A second semiconductor pillar protruding upward from the second active region is provided. A first gate mask extending to cross over the first and second active regions is provided. The first gate mask surrounds upper sidewalls of the first and second semiconductor pillars. A first gate line formed below the first gate mask, separated from the first and second active regions, and surrounding parts of sidewalls of the first and second semiconductor pillars is provided.

摘要翻译： 半导体器件包括设置在衬底上并限定彼此分离的第一和第二有源区的沟槽隔离区。 提供从第一有源区向上突出的第一半导体柱。 提供从第二有源区向上突出的第二半导体柱。 提供延伸到跨越第一和第二有源区域的第一栅极掩模。 第一栅极掩模围绕第一和第二半导体柱的上侧壁。 提供了形成在第一栅极掩模下方的与第一和第二有源区分离的第一栅极线以及第一和第二半导体柱的侧壁的周围部分。

公开(公告)号：US20100224923A1

公开(公告)日：2010-09-09

申请号：US12659326

申请日：2010-03-04

申请人： Yong-Hoon Son ,  Jongwook Lee ,  Jung Ho Kim ,  SungWoo Hyun

发明人： Yong-Hoon Son ,  Jongwook Lee ,  Jung Ho Kim ,  SungWoo Hyun

IPC分类号： H01L27/108

CPC分类号： H01L27/108 ,  H01L27/10802 ,  H01L27/10844

摘要： Provided are a semiconductor memory device and a method of manufacturing the same. The semiconductor memory device may include a plurality of active pillars projecting from a semiconductor substrate, a gate pattern disposed on at least a portion of each of the active pillars with a gate insulator interposed therebetween, and a conductive line disposed on each of the active pillars and below the corresponding gate pattern, the conductive line may be insulated from the semiconductor substrate and the gate pattern, wherein each of the active pillars may include a drain region above the corresponding gate pattern, a body region adjacent to the corresponding gate pattern, and a source region that is in contact with the conductive line below the gate pattern.

摘要翻译： 提供半导体存储器件及其制造方法。 半导体存储器件可以包括从半导体衬底突出的多个有源柱，设置在每个有源柱的至少一部分上的栅极图案，其间插入栅极绝缘体，以及设置在每个有源柱上的导线 并且在对应的栅极图案之下，导电线可以与半导体衬底和栅极图案绝缘，其中每个有源柱可以包括在相应的栅极图案上方的漏极区域，与相应的栅极图案相邻的主体区域，以及 与栅极图案下方的导电线路接触的源极区域。

公开(公告)号：US20100140685A1

公开(公告)日：2010-06-10

申请号：US12635098

申请日：2009-12-10

申请人： Pil-Kyu Kang ,  Daelok Bae ,  Jongwook Lee ,  Seungwoo Choi ,  Yong-Hoon Son ,  Jong-Hyuk Kang ,  Jung Ho Kim

发明人： Pil-Kyu Kang ,  Daelok Bae ,  Jongwook Lee ,  Seungwoo Choi ,  Yong-Hoon Son ,  Jong-Hyuk Kang ,  Jung Ho Kim

IPC分类号： H01L27/115 ,  H01L21/8246

CPC分类号： H01L27/11578 ,  H01L27/115 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11582

摘要： Nonvolatile memory devices and methods of manufacturing nonvolatile memory devices are provided. The method includes patterning a bulk substrate to form an active pillar; forming a charge storage layer on a side surface of active pillar; and forming a plurality of gates connected to the active pillar, the charge storage layer being disposed between the active pillar and the gates. Before depositing a gate, a bulk substrate is etched using a dry etching to form a vertical active pillar which is in a single body with a semiconductor substrate.

摘要翻译： 提供了非易失性存储器件和制造非易失性存储器件的方法。 该方法包括图案化大块基板以形成有源柱; 在活性柱的侧面上形成电荷存储层; 以及形成连接到所述有源支柱的多个栅极，所述电荷存储层设置在所述有源支柱和所述栅极之间。 在沉积栅极之前，使用干蚀刻来蚀刻大块衬底以形成与半导体衬底在单体中的垂直有源柱。

公开(公告)号：US20090321816A1

公开(公告)日：2009-12-31

申请号：US12459148

申请日：2009-06-26

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jun Seo ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jun Seo ,  Jong-Hyuk Kang

IPC分类号： H01L29/792 ,  H01L27/088

CPC分类号： H01L27/11551 ,  H01L27/11556

摘要： In a vertical-type non-volatile memory device, first and second single-crystalline semiconductor pillars are arranged to face each other on a substrate. Each of the first and second single-crystalline semiconductor pillars has a rectangular parallelepiped shape with first, second, third and fourth sidewalls. A first tunnel oxide layer, a first charge storage layer and a first blocking dielectric layer are sequentially stacked on the entire surface of the first sidewall of the first single-crystalline semiconductor pillar. A second tunnel oxide layer, a second charge storage layer and a second blocking dielectric layer are sequentially stacked on the entire surface of the first sidewall of the second single-crystalline semiconductor pillar. A word line makes contact with surfaces of both the first and second blocking dielectric layers. The word line is used in common for the first and second single-crystalline semiconductor pillars.

摘要翻译： 在垂直型非易失性存储器件中，第一和第二单晶半导体柱被布置成在衬底上彼此面对。 第一和第二单晶半导体柱中的每一个具有与第一，第二，第三和第四侧壁的长方体形状。 第一隧道氧化物层，第一电荷存储层和第一阻挡介电层依次层叠在第一单晶半导体柱的第一侧壁的整个表面上。 第二隧道氧化物层，第二电荷存储层和第二阻挡电介质层依次层叠在第二单晶半导体柱的第一侧壁的整个表面上。 字线与第一和第二阻挡电介质层的表面接触。 字线用于第一和第二单晶半导体柱。

公开(公告)号：US07560319B2

公开(公告)日：2009-07-14

申请号：US11730262

申请日：2007-03-30

申请人： Sung-Kwan Kang ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Yong-Hoon Son

发明人： Sung-Kwan Kang ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Yong-Hoon Son

IPC分类号： H01L21/84

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L21/84

摘要： A method of fabricating a semiconductor device includes forming an insulation layer structure on a single-crystalline silicon substrate, forming a first insulation layer structure pattern comprising a first opening by etching a portion of the insulation layer structure, filling the first opening with a non-single-crystalline silicon layer, and forming a single-crystalline silicon pattern by irradiating a first laser beam onto the non-single-crystalline silicon layer. The method also includes forming a second insulation layer structure pattern comprising a second opening by etching a portion of the first insulation layer structure, filling the second opening with a non-single-crystalline silicon-germanium layer, and forming a single-crystalline silicon-germanium pattern by irradiating a second laser beam onto the non-single-crystalline silicon-germanium layer.

摘要翻译： 一种制造半导体器件的方法包括在单晶硅衬底上形成绝缘层结构，通过蚀刻绝缘层结构的一部分形成包括第一开口的第一绝缘层结构图案， 单晶硅层，并且通过将第一激光束照射到非单晶硅层上而形成单晶硅图案。 该方法还包括通过蚀刻第一绝缘层结构的一部分来形成包括第二开口的第二绝缘层结构图案，用非单晶硅锗层填充第二开口，以及形成单晶硅 - 锗图案，通过将第二激光束照射到非单晶硅 - 锗层上。