公开(公告)号：US09202887B2

公开(公告)日：2015-12-01

申请号：US14466042

申请日：2014-08-22

申请人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

IPC分类号： H01L29/66 ,  H01L29/73 ,  H01L29/735 ,  H01L29/08 ,  H01L21/74

CPC分类号： H01L29/6625 ,  H01L21/74 ,  H01L29/0821 ,  H01L29/66265 ,  H01L29/7317 ,  H01L29/735

摘要： Bipolar transistors and methods for fabricating bipolar transistors are provided. In one embodiment, the method includes the step or process of providing a substrate having therein a semiconductor base region of a first conductivity type and first doping density proximate an upper substrate surface. A multilevel collector structure of a second opposite conductivity type is formed in the base region. The multilevel collector includes a first collector part extending to a collector contact, a second collector part Ohmically coupled to the first collector part underlying the upper substrate surface by a first depth, a third collector part laterally spaced apart from the second collector part and underlying the upper substrate surface by a second depth and having a first vertical thickness, and a fourth collector part Ohmically coupling the second and third collector parts and having a second vertical thickness different than the first vertical thickness.

摘要翻译： 提供双极晶体管和制造双极晶体管的方法。 在一个实施例中，该方法包括提供其中具有第一导电类型的半导体基区和靠近上衬底表面的第一掺杂密度的衬底的步骤或工艺。 第二相反导电类型的多电平集电器结构形成在基极区域中。 所述多级集电器包括延伸到集电极触点的第一集电器部分，第二集电器部分，所述第二集电器部分以欧姆方式耦合到所述上基板表面下方的第一集电器部分第一深度;第三集电器部分，其与所述第二集电器部分横向间隔开， 上部衬底表面具有第二深度并具有第一垂直厚度;以及第四集电器部分，其将所述第二和第三集电器部分欧姆耦合并且具有不同于所述第一垂直厚度的第二垂直厚度。

公开(公告)号：US09184257B2

公开(公告)日：2015-11-10

申请号：US14575204

申请日：2014-12-18

申请人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

IPC分类号： H01L29/735 ,  H01L29/66 ,  H01L29/73 ,  H01L29/732 ,  H01L21/265 ,  H01L29/36 ,  H01L29/06

CPC分类号： H01L29/6625 ,  H01L21/265 ,  H01L29/0649 ,  H01L29/36 ,  H01L29/66234 ,  H01L29/66272 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735

摘要： Semiconductor device structures and related fabrication methods are provided. An exemplary semiconductor device structure includes a collector region of semiconductor material having a first conductivity type, a base region of semiconductor material within the collector region, the base region having a second conductivity type opposite the first conductivity type, and a doped region of semiconductor material having the second conductivity type, wherein the doped region is electrically connected to the base region and the collector region resides between the base region and the doped region. In exemplary embodiments, the dopant concentration of the doped region is greater than a dopant concentration of the collector region to deplete the collector region as the electrical potential of the base region exceeds that of the collector region.

摘要翻译： 提供半导体器件结构和相关的制造方法。 示例性的半导体器件结构包括具有第一导电类型的半导体材料的集电极区域，在集电极区域内的半导体材料的基极区域，具有与第一导电类型相反的第二导电类型的基极区域和半导体材料的掺杂区域 具有第二导电类型，其中所述掺杂区域电连接到所述基极区域，并且所述集电极区域位于所述基极区域和所述掺杂区域之间。 在示例性实施例中，掺杂区域的掺杂剂浓度大于集电极区域的掺杂剂浓度以消耗集电极区域，因为基极区域的电位超过集电极区域的电位。

公开(公告)号：US09130006B2

公开(公告)日：2015-09-08

申请号：US14047222

申请日：2013-10-07

申请人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

IPC分类号： H02H9/04 ,  H01L21/331 ,  H01L29/73 ,  H01L29/735 ,  H01L29/66

CPC分类号： H01L29/6625 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/76224 ,  H01L29/0649 ,  H01L29/08 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/735

摘要： A device includes a semiconductor substrate, emitter and collector regions disposed in the semiconductor substrate, having a first conductivity type, and laterally spaced from one another, and a composite base region disposed in the semiconductor substrate, having a second conductivity type, and including a base contact region, a buried region through which a buried conduction path between the emitter and collector regions is formed during operation, and a base link region electrically connecting the base contact region and the buried region. The base link region has a dopant concentration level higher than the buried region and is disposed laterally between the emitter and collector regions.

摘要翻译： 一种器件包括设置在半导体衬底中的半导体衬底，发射极和集电极区域，具有第一导电类型并且彼此横向间隔开;以及复合衬底区域，设置在半导体衬底中，具有第二导电类型，并且包括 基极接触区域，在工作期间形成发射极和集电极区域之间的掩埋传导路径的埋入区域和电连接基极接触区域和埋入区域的基极连接区域。 基极区域的掺杂剂浓度水平高于掩埋区域，并且横向设置在发射极和集电极区域之间。

公开(公告)号：US20150228713A1

公开(公告)日：2015-08-13

申请号：US14697195

申请日：2015-04-27

申请人： Xin Lin ,  Hongning Yang ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Hongning Yang ,  Jiang-Kai Zuo

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L27/12

CPC分类号： H01L29/063 ,  H01L27/1207 ,  H01L29/0692 ,  H01L29/66204 ,  H01L29/861

摘要： A trench-isolated RESURF diode structure (100) is provided which includes a substrate (150) in which is formed anode (130, 132) and cathode (131) contact regions separated from one another by a shallow trench isolation region (114, 115), along with a non-uniform cathode region (104) and peripheral anode regions (106, 107) which define vertical and horizontal p-n junctions under the anode contact regions (130, 132), including a horizontal cathode/anode junction that is shielded by the heavily doped anode contact region (132).

摘要翻译： 提供了沟槽隔离的RESURF二极管结构（100），其包括衬底（150），其中形成阳极（130,132）和阴极（131）接触区域，所述接触区域由浅沟槽隔离区域（114,115） ）以及在阳极接触区域（130,132）下限定垂直和水平pn结的不均匀阴极区（104）和外围阳极区（106,107），其包括被屏蔽的水平阴极/阳极结 通过重掺杂的阳极接触区域（132）。

公开(公告)号：US20140231961A1

公开(公告)日：2014-08-21

申请号：US13773432

申请日：2013-02-21

申请人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

IPC分类号： H01L29/66 ,  H01L29/73

CPC分类号： H01L29/6625 ,  H01L21/265 ,  H01L29/0649 ,  H01L29/36 ,  H01L29/66234 ,  H01L29/66272 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735

摘要： Semiconductor device structures and related fabrication methods are provided. An exemplary semiconductor device structure includes a collector region of semiconductor material having a first conductivity type, a base region of semiconductor material within the collector region, the base region having a second conductivity type opposite the first conductivity type, and a doped region of semiconductor material having the second conductivity type, wherein the doped region is electrically connected to the base region and the collector region resides between the base region and the doped region. In exemplary embodiments, the dopant concentration of the doped region is greater than a dopant concentration of the collector region to deplete the collector region as the electrical potential of the base region exceeds that of the collector region.

摘要翻译： 提供半导体器件结构和相关的制造方法。 示例性的半导体器件结构包括具有第一导电类型的半导体材料的集电极区域，在集电极区域内的半导体材料的基极区域，具有与第一导电类型相反的第二导电类型的基极区域和半导体材料的掺杂区域 具有第二导电类型，其中所述掺杂区域电连接到所述基极区域，并且所述集电极区域位于所述基极区域和所述掺杂区域之间。 在示例性实施例中，掺杂区域的掺杂剂浓度大于集电极区域的掺杂剂浓度以消耗集电极区域，因为基极区域的电位超过集电极区域的电位。

公开(公告)号：US08748981B2

公开(公告)日：2014-06-10

申请号：US13606438

申请日：2012-09-07

申请人： Hongning Yang ,  Xin Lin ,  Jiang-Kai Zuo

发明人： Hongning Yang ,  Xin Lin ,  Jiang-Kai Zuo

IPC分类号： H01L29/66 ,  H01L29/76

CPC分类号： H01L29/66719 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7809 ,  H01L29/7812

摘要： Semiconductor device structures and related fabrication methods are provided. An exemplary semiconductor device structure includes a first vertical drift region of semiconductor material, a second vertical drift region of semiconductor material, and a buried lateral drift region of semiconductor material that abuts the vertical drift regions. In one or more embodiments, the vertical drift regions and buried lateral drift region have the same conductivity type, wherein a body region of the opposite conductivity type overlies the buried lateral drift region between the vertical drift regions.

摘要翻译： 提供半导体器件结构和相关的制造方法。 示例性的半导体器件结构包括半导体材料的第一垂直漂移区域，半导体材料的第二垂直漂移区域和邻接垂直漂移区域的半导体材料的埋入横向漂移区域。 在一个或多个实施例中，垂直漂移区域和掩埋横向漂移区域具有相同的导电类型，其中相反导电类型的体区域覆盖在垂直漂移区域之间的掩埋横向漂移区域。

公开(公告)号：US20140110814A1

公开(公告)日：2014-04-24

申请号：US13656103

申请日：2012-10-19

申请人： Xin Lin ,  Daniel J. Blomberg ,  Hongning Yang ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Hongning Yang ,  Jiang-Kai Zuo

IPC分类号： H01L21/329 ,  H01L29/861

CPC分类号： H01L29/063 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/66356 ,  H01L29/7391 ,  H01L29/861

摘要： A trench-isolated RESURF diode structure (100) is provided which includes a substrate (150) in which is formed anode (130, 132) and cathode (131) contact regions separated from one another by a shallow trench isolation region (114, 115), along with a buried cathode extension region (104) formed under a RESURF anode extension region (106, 107) such that the cathode extension region (104) extends beyond the cathode contact (131) to be sandwiched between upper and lower regions (103, 106, 107) of opposite conductivity type.

摘要翻译： 提供了沟槽隔离的RESURF二极管结构（100），其包括衬底（150），其中形成阳极（130,132）和阴极（131）的接触区域，所述接触区域通过浅沟槽隔离区域（114,115） ），以及形成在RESURF阳极延伸区域（106,107）下方的掩埋阴极延伸区域（104），使得阴极延伸区域（104）延伸超出阴极接触（131）以夹在上部和下部区域之间 103,106,107）。

公开(公告)号：US20140054747A1

公开(公告)日：2014-02-27

申请号：US13590411

申请日：2012-08-21

申请人： Xin Lin ,  Daniel J. Blomberg (Dan) ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg (Dan) ,  Jiang-Kai Zuo

IPC分类号： H01L29/73 ,  H01L21/331

CPC分类号： H01L29/6625 ,  H01L21/74 ,  H01L29/0821 ,  H01L29/66265 ,  H01L29/7317 ,  H01L29/735

摘要： A bipolar transistor having an upper surface, comprises a multilevel collector structure formed in a base region of opposite conductivity type and having a first part of a first vertical extent coupled to a collector contact, an adjacent second part having a second vertical extent a third part of a third vertical extent and desirably of a depth different from a depth of the second part, coupled to the second part by a fourth part desirably having a fourth vertical extent less than the third vertical extent. A first base region portion overlies the second part, a second base region portion separates the third part from an overlying base contact region, and other base region portions laterally surround and underlie the multilevel collector structure. An emitter proximate the upper surface is laterally spaced from the multilevel collector structure. This combination provides improved gain, Early Voltage and breakdown voltages.

摘要翻译： 具有上表面的双极晶体管包括形成在相反导电类型的基极区域中并且具有耦合到集电极触点的第一垂直范围的第一部分的多电平集电结构，相邻的第二部分具有第二垂直范围第三部分 第三垂直范围并且期望地具有与第二部分的深度不同的深度，通过第四部分耦合到第二部分，期望地具有小于第三垂直范围的第四垂直范围。 第一基部区域部分覆盖在第二部分上，第二基部区域部分将第三部分与上覆的基部接触区域分开，并且其他基部区域部分横向地围绕并位于多层收集器结构之下。 靠近上表面的发射体与多层收集器结构横向间隔开。 该组合提供改善的增益，早期电压和击穿电压。

公开(公告)号：US20130292764A1

公开(公告)日：2013-11-07

申请号：US13465761

申请日：2012-05-07

申请人： Hongning Yang ,  Daniel J. Blomberg ,  Xu Cheng ,  Xin Lin ,  Won Gi Min ,  Zhihong Zhang ,  Jiang-Kai Zuo

发明人： Hongning Yang ,  Daniel J. Blomberg ,  Xu Cheng ,  Xin Lin ,  Won Gi Min ,  Zhihong Zhang ,  Jiang-Kai Zuo

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/063 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

摘要： A device includes a semiconductor substrate, source and drain regions in the semiconductor substrate, a channel region in the semiconductor substrate between the source and drain regions through which charge carriers flow during operation from the source region to the drain region, and a drift region in the semiconductor substrate, on which the drain region is disposed, and through which the charge carriers drift under an electric field arising from application of a bias voltage between the source and drain regions. A PN junction along the drift region includes a first section at the drain region and a second section not at the drain region. The drift region has a lateral profile that varies such that the first section of the PN junction is shallower than the second section of the PN junction.

摘要翻译： 一种器件包括半导体衬底，半导体衬底中的源极和漏极区域，在源极和漏极区域之间的半导体衬底中的沟道区域，电荷载体在从源极区域到漏极区域的工作期间流过该沟道区域，以及漂移区域 其上设置有漏极区的半导体衬底，并且电荷载流子在源极和漏极区域之间施加偏压产生的电场下漂移。 沿着漂移区域的PN结包括在漏极区域处的第一部分和不在漏极区域的第二部分。 漂移区域具有变化的横向轮廓，使得PN结的第一部分比PN结的第二部分浅。

公开(公告)号：US08384193B2

公开(公告)日：2013-02-26

申请号：US13014029

申请日：2011-01-26

申请人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

发明人： Xin Lin ,  Daniel J. Blomberg ,  Jiang-Kai Zuo

IPC分类号： H01L29/70

CPC分类号： H01L29/66234 ,  H01L29/0821 ,  H01L29/41708 ,  H01L29/66272 ,  H01L29/732

摘要： Insufficient gain in bipolar transistors (20) is improved by providing an alloyed (e.g., silicided) emitter contact (452) smaller than the overall emitter (42) area. The improved emitter (42) has a first emitter (FE) portion (42-1) of a first dopant concentration CFE, and a second emitter (SE) portion (42-2) of a second dopant concentration CSE. Preferably CSE≧CFE. The SE portion (42-2) desirably comprises multiple sub-regions (45i, 45j, 45k) mixed with multiple sub-regions (47m, 47n, 47p) of the FE portion (42-1). A semiconductor-metal alloy or compound (e.g., a silicide) is desirably used for Ohmic contact (452) to the SE portion (42-2) but substantially not to the FE portion (42-1). Including the FE portion (42-1) electrically coupled to the SE portion (42-2) but not substantially contacting the emitter contact (452) on the SE portion (42-2) provides gain increases of as much as ˜278.

摘要翻译： 通过提供小于总发射极（42）区域的合金化（例如硅化物）发射极接触（452），双极晶体管（20）的增益不足得到改善。 改进的发射极（42）具有第一掺杂浓度CFE的第一发射极（FE）部分（42-1）和第二掺杂浓度CSE的第二发射极（SE）部分（42-2）。 优选CSE≥CEFE。 SE部分（42-2）理想地包括与FE部分（42-1）的多个子区域（47m，47n，47p）混合的多个子区域（45i，45j，45k）。 理想地，将半导体 - 金属合金或化合物（例如，硅化物）用于与SE部分（42-2）的欧姆接触（452），但基本上不用于FE部分（42-1）。 包括电耦合到SE部分（42-2）但基本上不接触SE部分（42-2）上的发射极触点（452）的FE部分（42-1）提供高达〜278的增益。