公开(公告)号：US20070186049A1

公开(公告)日：2007-08-09

申请号：US11347412

申请日：2006-02-03

申请人： David Luick

发明人： David Luick

IPC分类号： G06F12/00

CPC分类号： G06F12/0862 ,  G06F12/0897 ,  G06F2212/6028

摘要： Embodiments of the present invention provide a method and apparatus for prefetching instruction lines. In one embodiment, the method includes fetching a first instruction line from a level 2 cache, identifying, in the first instruction line, a branch instruction targeting an instruction that is outside of the first instruction line, extracting an address from the identified branch instruction, and prefetching, from the level 2 cache, a second instruction line containing the targeted instruction using the extracted address.

摘要翻译： 本发明的实施例提供了一种用于预取指令行的方法和装置。 在一个实施例中，该方法包括从二级高速缓存取出第一指令行，在第一指令行中识别针对第一指令行之外的指令的分支指令，从所识别的分支指令中提取地址， 并且从级别2高速缓存预取包含使用提取的地址的目标指令的第二指令行。

公开(公告)号：US20050114629A1

公开(公告)日：2005-05-26

申请号：US10720585

申请日：2003-11-24

申请人： Erik Altman ,  Michael Gschwind ,  David Luick ,  Daniel Prener ,  Jude Rivers ,  Sumedh Sathaye ,  John-David Wellman

发明人： Erik Altman ,  Michael Gschwind ,  David Luick ,  Daniel Prener ,  Jude Rivers ,  Sumedh Sathaye ,  John-David Wellman

IPC分类号： G06F9/30 ,  G06F9/318 ,  G06F9/38

CPC分类号： G06F9/3816 ,  G06F9/30149 ,  G06F9/30181 ,  G06F9/30185

摘要： This invention pertains to apparatus, method and a computer program stored on a computer readable medium. The computer program includes instructions for use with an instruction unit having a code page, and has computer program code for partitioning the code page into at least two sections for storing in a first section thereof a plurality of instruction words and, in association with at least one instruction word, for storing in a second section thereof an extension to each instruction word in the first section. The computer program further includes computer program code for setting a state of at least one page table entry bit for indicating, on a code page by code page basis, whether the code page is partitioned into the first and second sections for storing instruction words and their extensions, or whether the code page is comprised instead of a single section storing only instruction words.

摘要翻译： 本发明涉及存储在计算机可读介质上的装置，方法和计算机程序。 计算机程序包括与具有代码页的指令单元一起使用的指令，并且具有用于将代码页划分为至少两个部分的计算机程序代码，用于在其第一部分中存储多个指令字，并且至少与 一个指令字，用于在其第二部分中存储对第一部分中的每个指令字的扩展。 计算机程序还包括用于设置至少一个页表条目位的状态的计算机程序代码，用于通过代码页在代码页上指示代码页是否被分割成用于存储指令字的第一和第二部分，以及它们 扩展，还是包含代码页而不是仅存储指令字的单个部分。

公开(公告)号：US20050071701A1

公开(公告)日：2005-03-31

申请号：US10675429

申请日：2003-09-30

申请人： David Luick

发明人： David Luick

IPC分类号： G06F1/20 ,  G06F1/32 ,  G06F9/318 ,  G06F9/38 ,  G06F1/26

CPC分类号： G06F1/3296 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/30083 ,  G06F9/30156 ,  G06F9/30185 ,  G06F9/382 ,  G06F9/3853 ,  G06F9/3867 ,  Y02D10/126 ,  Y02D10/16 ,  Y02D10/171 ,  Y02D10/172 ,  Y02D10/24

摘要： Methods and systems for managing power and energy expenditures in cores of a processor to balance performance with power and energy dissipation are disclosed. Embodiments may include pre-decoder(s) between levels of cache or between main memory and a level of cache to monitor core execution rates by associating power tokens with each instruction. The power tokens include values representing the average power dissipated by the core for instructions and a sum of the power tokens may be compared with a state of management control bits for performance, energy, and power, to determine whether to increase or decrease power dissipation in the core. The power dissipation is varied by, e.g., adjusting the issue rate of instructions, adjusting the execution rate of instructions, turning off unused units within the core, controlling the frequency and voltage of the core, and switching tasks between cores.

摘要翻译： 公开了用于管理处理器的核心中的功率和能量消耗以平衡性能与能量耗散的方法和系统。 实施例可以包括缓存级别之间的预解码器，或者主存储器和高速缓存级别之间的预解码器，以通过将功率令牌与每条指令相关联来监视核心执行速率。 功率标记包括表示用于指令的核心消耗的平均功率的值，并且将功率标记的总和与用于性能，能量和功率的管理控制位的状态进行比较，以确定是否增加或减少功率耗散 核心。 通过例如调整指令的发布率，调整指令的执行速率，关闭内核中未使用的单元，控制核心的频率和电压以及在核心之间切换任务来改变功耗。

公开(公告)号：US20050071535A1

公开(公告)日：2005-03-31

申请号：US10670717

申请日：2003-09-25

申请人： David Luick

发明人： David Luick

IPC分类号： G06F9/38 ,  G06F12/08 ,  G06F12/00

CPC分类号： G06F9/3851 ,  G06F9/3824 ,  G06F12/0842 ,  G06F12/0848

摘要： An apparatus and method for inhibiting data cache thrashing in a multi-threading execution mode through simulating a higher level of associativity in a data cache. The apparatus temporarily splits a data cache into multiple regions and each region is selected according to a thread ID indicator in an instruction register. The data cache is split when the apparatus is in the multi-threading execution mode indicated by an enable cache split bit.

摘要翻译： 一种用于通过模拟数据高速缓存中更高级别的关联性来在多线程执行模式中禁止数据高速缓存颠簸的装置和方法。 该设备临时将数据高速缓存分割成多个区域，并且根据指令寄存器中的线程ID指示符来选择每个区域。 当设备处于由启用高速缓存分割位指示的多线程执行模式时，数据高速缓存被分离。

公开(公告)号：US20070011434A1

公开(公告)日：2007-01-11

申请号：US11531387

申请日：2006-09-13

申请人： David Luick

发明人： David Luick

IPC分类号： G06F15/00

CPC分类号： G06F9/3867 ,  G06F9/30101 ,  G06F9/3828 ,  G06F11/2028 ,  G06F11/2038 ,  G06F11/2043

摘要： A multiple parallel pipeline digital processing apparatus has the capability to substitute a second pipeline for a first in the event that a failure is detected in the first pipeline. Preferably, a redundant pipeline is shared by multiple primary pipelines. Preferably, the pipelines are located physically adjacent one another in an array. A pipeline failure causes data to be shifted one position within the array of pipelines, to by-pass the failing pipeline, so that each pipeline has only two sources of data, a primary and an alternate. Preferably, selection logic controlling the selection between a primary and alternate source of pipeline data is integrated with other pipeline operand selection logic.

摘要翻译： 如果在第一流水线中检测到故障，则多并行流水线数字处理装置具有替代第二流水线的能力。 优选地，冗余流水线由多个主要管道共享。 优选地，管线在阵列中物理上彼此相邻地定位。 流水线故障导致数据在管道阵列内移动一个位置，以绕过故障流水线，从而每个流水线只有两个数据源，一个主要和一个备用数据。 优选地，控制流水线数据的主源和备用源之间的选择的选择逻辑与其他流水线操作数选择逻辑集成。

公开(公告)号：US20060101241A1

公开(公告)日：2006-05-11

申请号：US10965143

申请日：2004-10-14

申请人： Brian Curran ,  Brian Konigsburg ,  Hung Le ,  David Luick ,  Dung Nguyen

发明人： Brian Curran ,  Brian Konigsburg ,  Hung Le ,  David Luick ,  Dung Nguyen

IPC分类号： G06F9/30

CPC分类号： G06F9/3853 ,  G06F9/30145 ,  G06F9/382 ,  G06F9/3851 ,  G06F9/3885

摘要： A more efficient method of handling instructions in a computer processor, by associating resource fields with respective program instructions wherein the resource fields indicate which of the processor hardware resources are required to carry out the program instructions, calculating resource requirements for merging two or more program instructions based on their resource fields, and determining resource availability for simultaneously executing the merged program instructions based on the calculated resource requirements. Resource vectors indicative of the required resource may be encoded into the resource fields, and the resource fields decoded at a later stage to derive the resource vectors. The resource fields can be stored in the instruction cache associated with the respective program instructions. The processor may operate in a simultaneous multithreading mode with different program instructions being part of different hardware threads. When the resource availability equals or exceeds the resource requirements for a group of instructions, those instructions can be dispatched simultaneously to the hardware resources. A start bit may be inserted in one of the program instructions to define the instruction group. The hardware resources may in particular be execution units such as a fixed-point unit, a load/store unit, a floating-point unit, or a branch processing unit.

摘要翻译： 通过将资源字段与相应的程序指令相关联来处理计算机处理器中的指令的更有效的方法，其中资源字段指示需要哪个处理器硬件资源来执行程序指令，计算用于合并两个或多个程序指令的资源需求 并且基于所计算的资源需求来确定用于同时执行所合并的程序指令的资源可用性。 指示所需资源的资源矢量可以被编码到资源字段中，并且在稍后阶段解码资源字段以导出资源向量。 资源字段可以存储在与相应的程序指令相关联的指令高速缓存中。 处理器可以以同时多线程模式操作，其中不同的程序指令是不同硬件线程的一部分。 当资源可用性等于或超过一组指令的资源需求时，可以将这些指令同时发送到硬件资源。 可以在程序指令之一中插入起始位以定义指令组。 硬件资源可以特别地是诸如定点单元，加载/存储单元，浮点单元或分支处理单元之类的执行单元。

公开(公告)号：US20050240733A1

公开(公告)日：2005-10-27

申请号：US10829621

申请日：2004-04-22

申请人： David Luick

发明人： David Luick

IPC分类号： G06F9/38 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0875 ,  G06F12/0895

摘要： A processor having the capability to dispatch multiple parallel operations, including multiple load operations, accesses a cache which is divided into banks. Each bank supports a limited number of simultaneous read and write access operations. A bank prediction field is associated with each memory access operation. Memory access operations are selected for dispatch so that they are predicted to be non-conflicting. Preferably, the processor automatically maintains a bank predict value based on previous bank accesses, and a confirmation value indicating a degree of confidence in the bank prediction. The confirmation value is preferably an up-or-down counter which is incremented with each correct prediction and decremented with each incorrect prediction.

摘要翻译： 具有分配多个并行操作（包括多个加载操作）的能力的处理器访问被划分为存储体的高速缓存。 每个银行支持有限数量的同时读写访问操作。 银行预测字段与每个存储器访问操作相关联。 内存访问操作被选择用于调度，以便它们被预测为不冲突。 优选地，处理器基于先前的存储体访问自动维持存储体预测值，以及指示存储体预测的置信度的确认值。 确认值优选地是上升或下降计数器，其随着每个正确的预测递增，并且随着每个不正确的预测而递减。

公开(公告)号：US20050188264A1

公开(公告)日：2005-08-25

申请号：US10758586

申请日：2004-01-15

申请人： David Luick

发明人： David Luick

IPC分类号： G06F11/00

CPC分类号： G06F11/079 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3867 ,  G06F9/3869 ,  G06F9/3885

摘要： A method, apparatus, system, and signal-bearing medium that in an embodiment detect an error, disable selected functions of a computer system via inhibit switches in response to the error, issue a set of diagnostic instructions to a processor, and incrementally enable the selected functions until the error is reproduced. In this way, the source of the error may be determined.

摘要翻译： 一种方法，装置，系统和信号承载介质，其在一个实施例中检测到错误，通过响应错误禁止开关来禁用计算机系统的所选功能，向处理器发出一组诊断指令，并递增地使能 选择的功能，直到错误被复制。 以这种方式，可以确定错误的来源。

公开(公告)号：US20050097304A1

公开(公告)日：2005-05-05

申请号：US10697503

申请日：2003-10-30

申请人： David Luick

发明人： David Luick

IPC分类号： G06F9/38 ,  G06F9/44

CPC分类号： G06F9/3842 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3838 ,  G06F9/3861

摘要： A system and method in a computer architecture for selectively permitting data, such as instructions, in a pipeline to be executed based upon a speculative data load in a fast-load data cache. Each data load that is dependent upon the load of a specific data load is selectively flagged in a pipeline that selectively loads, executes, and/or flushes each data load, while the fast-load data cache speculatively loads one or more data loads. Upon the determination of a misprediction of a speculative data load, the data loads flagged as dependent on the mispredicted data load are not used in the one or more pipelines, and are alternately flushed.

摘要翻译： 一种计算机体系结构中的系统和方法，用于基于快速加载数据高速缓存中的推测数据加载来有选择地允许在流水线中执行数据（例如指令）被执行。 在快速加载数据高速缓存推测性地加载一个或多个数据负载的情况下，依赖于特定数据负载的负载的每个数据负载被选择性地标记在选择性地加载，执行和/或刷新每个数据负载的流水线中。 在确定对推测数据负载的错误预测时，在一个或多个管道中不使用被标记为取决于误预测数据负载的数据加载，并且被交替刷新。

公开(公告)号：US20050071598A1

公开(公告)日：2005-03-31

申请号：US10675427

申请日：2003-09-30

申请人： David Luick

发明人： David Luick

IPC分类号： G06F12/00

CPC分类号： H04N19/132 ,  H04N19/156 ,  H04N19/172 ,  H04N19/426

摘要： A computer system having data registers for storing uncompressed data, a data queue for storing data to be compressed, a compressor for compressing data in the data queue, and a compression ratio monitor for determining the compression ratio of the compressed data. The computer system also includes a compression control register that holds control information, and a precision reducer for reducing the precision of the data prior to that data being stored in the data queue. The precision reducer responses to control information to reduce the precision of the data such that the resulting reduced precision data can be more efficiently compressed. The control information, and thus the operation of the precision reducer, depends on the compression ratio monitor.

摘要翻译： 具有用于存储未压缩数据的数据寄存器的计算机系统，用于存储要压缩的数据的数据队列，用于压缩数据队列中的数据的压缩器以及用于确定压缩数据的压缩比的压缩比监视器。 该计算机系统还包括一个保存控制信息的压缩控制寄存器，以及用于在数据存储在数据队列中之前降低数据精度的精度降低器。 精密减速器对控制信息的响应降低了数据的精度，从而可以更有效地压缩所得的精简数据。 控制信息，因此精密减速器的运行取决于压缩比监视器。