利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

78 条记录 (耗时 0.019 秒)

    Method for manufacturing a bipolar junction transistor
    21.
    发明授权
    Method for manufacturing a bipolar junction transistor 有权
    双极结型晶体管的制造方法

    公开(公告)号：US06734073B2

    公开(公告)日：2004-05-11

    申请号：US10007931

    申请日：2001-12-07

    申请人： Gregory E. Howard ,  Angelo Pinto

    发明人： Gregory E. Howard ,  Angelo Pinto

    IPC分类号： H01L21331

    CPC分类号： H01L29/66272 ,  H01L21/8249 ,  H01L29/0804 ,  H01L29/7322

    摘要： According to one embodiment of the invention, a method for manufacturing a bipolar junction transistor includes implanting a first base dopant in a semiconductor substrate, forming an epitaxial layer outwardly from the semiconductor substrate, and forming a dielectric layer outwardly from the epitaxial layer. The method also includes etching a first portion of the dielectric layer to form an emitter region, forming an emitter polysilicon layer on the semiconductor substrate, and implanting an emitter dopant in the emitter polysilicon layer. The method further includes etching a portion of the emitter polysilicon layer and a second portion of the dielectric layer to form an emitter polysilicon region having sidewalls, forming nitride regions on the sidewalls, and implanting a second base dopant in the semiconductor substrate. After implanting the second base dopant, an annealing process is performed for the semiconductor substrate to form an emitter and a base.

    摘要翻译： 根据本发明的一个实施例，制造双极结型晶体管的方法包括：在半导体衬底中注入第一基极掺杂剂，从半导体衬底向外形成外延层，以及从外延层向外形成介电层。 该方法还包括蚀刻电介质层的第一部分以形成发射极区域，在半导体衬底上形成发射极多晶硅层，以及在发射极多晶硅层中注入射极掺杂剂。 该方法还包括蚀刻发射极多晶硅层的一部分和电介质层的第二部分以形成具有侧壁的发射极多晶硅区域，在侧壁上形成氮化物区域，并在半导体衬底中注入第二基极掺杂剂。 在注入第二基质掺杂剂之后，对半导体衬底进行退火处理以形成发射极和基极。

    Programmable neuron MOSFET on SOI
    23.
    发明授权
    Programmable neuron MOSFET on SOI 有权
    SOI上的可编程神经元MOSFET

    公开(公告)号：US06407425B1

    公开(公告)日：2002-06-18

    申请号：US09952451

    申请日：2001-09-14

    申请人： Jeffrey A. Babcock ,  Scott G. Balster ,  Gregory E. Howard ,  Angelo Pinto ,  Philipp Steinmann

    发明人： Jeffrey A. Babcock ,  Scott G. Balster ,  Gregory E. Howard ,  Angelo Pinto ,  Philipp Steinmann

    IPC分类号： H01L29788

    CPC分类号： H01L29/7881 ,  H01L27/115 ,  H01L27/1203

    摘要： The instant invention describes a programmable neuron MOSFET structure formed on SOI substrates. A number of input capacitor structures (241, 231) are formed on a SOI substrate. The substrate region of the capacitors (330, 340) are completely isolated from each other by isolation structures (270). In addition the transistor structure (210) of the neuron MOSFET is completely isolated from the capacitor structures (241, 231) by the isolation structure (270). The neuron MOSFET also comprises a contiguous floating conductive layer (200, 230, and 240) which forms the gate structure of the capacitors (230, 240) and the floating gate (200) of the transistor structure.

    摘要翻译： 本发明描述了在SOI衬底上形成的可编程神经元MOSFET结构。 多个输入电容器结构（241,231）形成在SOI衬底上。 电容器（330,340）的衬底区域通过隔离结构（270）彼此完全隔离。 此外，神经元MOSFET的晶体管结构（210）通过隔离结构（270）与电容器结构（241,231）完全隔离。 神经元MOSFET还包括形成晶体管结构的电容器（230,240）和浮动栅极（200）的栅极结构的连续的浮动导电层（200,230和240）。

    Lateral heterojunction bipolar transistor
    26.
    发明授权
    Lateral heterojunction bipolar transistor 有权
    横向异质结双极晶体管

    公开(公告)号：US06927428B2

    公开(公告)日：2005-08-09

    申请号：US10818931

    申请日：2004-04-06

    申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard

    发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard

    IPC分类号： H01L21/84 ,  H01L27/12 ,  H01L29/423 ,  H01L29/73 ,  H01L29/737

    CPC分类号： H01L21/84 ,  H01L27/1203 ,  H01L29/42304 ,  H01L29/7317

    摘要： A heterojunction bipolar transistor (30) in a silicon-on-insulator (SOI) structure is disclosed. The transistor collector (28), heterojunction base region (20), and intrinsic emitter region (25) are formed in the thin film silicon layer (6) overlying the buried insulator layer (4). A base electrode (10) is formed of polysilicon, and has a polysilicon filament (10f) that extends over the edge of an insulator layer (8) to contact the silicon layer (6). After formation of insulator filaments (12) along the edges of the base electrode (10) and insulator layer (8), the thin film silicon layer (6) is etched through, exposing an edge. An angled ion implantation then implants the heterojunction species, for example germanium and carbon, into the exposed edge of the thin film silicon layer (6), which after anneal forms the heterojunction base region (20). Polysilicon plugs for the emitter (24e) and collector (24c) are then formed, from which dopant diffuses to form the intrinsic emitter (25) and subcollector (22) of the device.

    摘要翻译： 公开了一种绝缘体上硅（SOI）结构中的异质结双极晶体管（30）。 在覆盖在掩埋绝缘体层（4）上的薄膜硅层（6）中形成晶体管集电极（28），异质结基极区（20）和本征发射极区（25）。 基极（10）由多晶硅形成，并且具有在绝缘体层（8）的边缘上延伸以接触硅层（6）的多晶硅细丝（10f）。 沿着基极（10）和绝缘体层（8）的边缘形成绝缘体细丝（12）之后，将薄膜硅层（6）蚀刻通过边缘露出。 然后，成角度的离子注入将异质结物质（例如锗和碳）注入到薄膜硅层（6）的暴露边缘中，其在退火后形成异质结基极区域（20）。 然后形成用于发射极（24e）和集电极（24c）的多晶硅插头，掺杂剂从该多晶硅插塞扩散以形成器件的本征发射极（25）和子集电极（22）。

    Method for constructing a metal oxide semiconductor field effect transistor
    27.
    发明授权
    Method for constructing a metal oxide semiconductor field effect transistor 有权
    金属氧化物半导体场效应晶体管的构成方法

    公开(公告)号：US06905932B2

    公开(公告)日：2005-06-14

    申请号：US10719198

    申请日：2003-11-21

    申请人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    发明人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    IPC分类号： H01L21/336 ,  H01L29/161 ,  H01L21/331 ,  H01L21/44 ,  H01L21/4763

    CPC分类号： H01L29/66583 ,  H01L29/161 ,  H01L29/66651

    摘要： A semiconductor device (100) and a method for constructing a semiconductor device (100) are disclosed. A trench isolation structure (112) and an active region (110) are formed proximate an outer surface of a semiconductor layer (108). An epitaxial layer (111) is deposited outwardly from the trench isolation structure (112). A first insulator layer (116) and a second insulator layer (118) are grown proximate to the epitaxial layer (111). A gate stack (123) that includes portions of the first insulator layer (116 and the second insulator layer (118) is formed outwardly from the epitaxial layer (111). The gate stack (123) also includes a gate (122) with a narrow region (130) and a wide region (132) formed proximate the second insulator layer (118. The epitaxial layer (111) is heated to a temperature sufficient to allow for the epitaxial layer (111) to form a source/drain implant region (126) in the active region (110).

    摘要翻译： 公开了半导体器件（100）和构造半导体器件（100）的方法。 在半导体层（108）的外表面附近形成沟槽隔离结构（112）和有源区（110）。 外延层（111）从沟槽隔离结构（112）向外沉积。 在外延层（111）附近生长第一绝缘体层（116）和第二绝缘体层（118）。 包括第一绝缘体层（116和第二绝缘体层118的部分）的栅极叠层（123）从外延层（111）向外形成，栅极叠层（123）还包括具有栅极 窄区域（130）和形成在第二绝缘体层（118）附近的宽区域（132）。外延层（111）被加热到足以允许外延层（111）形成源极/漏极注入区域 （126）在有源区（110）中。

    Method for constructing a metal oxide semiconductor field effect transistor
    28.
    发明授权
    Method for constructing a metal oxide semiconductor field effect transistor 有权
    金属氧化物半导体场效应晶体管的构成方法

    公开(公告)号：US06680504B2

    公开(公告)日：2004-01-20

    申请号：US10020604

    申请日：2001-12-14

    申请人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    发明人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    IPC分类号： H01L27108

    CPC分类号： H01L29/66583 ,  H01L29/161 ,  H01L29/66651

    摘要： A semiconductor device (100) and a method for constructing a semiconductor device (100) are disclosed. A trench isolation structure (112) and an active region (110) are formed proximate an outer surface of a semiconductor layer (108). An epitaxial layer (111) is deposited outwardly from the trench isolation structure (112). A first insulator layer (116) and a second insulator layer (118) are grown proximate to the epitaxial layer (111). A gate stack (123) that includes portions of the first insulator layer (116 and the second insulator layer (118) is formed outwardly from the epitaxial layer (111). The gate stack (123) also includes a gate (122) with a narrow region (130) and a wide region (132) formed proximate the second insulator layer (118. The epitaxial layer (111) is heated to a temperature sufficient to allow for the epitaxial layer (111) to form a source/drain implant region (126) in the active region (110).

    摘要翻译： 公开了半导体器件（100）和构造半导体器件（100）的方法。 在半导体层（108）的外表面附近形成沟槽隔离结构（112）和有源区（110）。 外延层（111）从沟槽隔离结构（112）向外沉积。 在外延层（111）附近生长第一绝缘体层（116）和第二绝缘体层（118）。 包括第一绝缘体层（116和第二绝缘体层118的部分）的栅极叠层（123）从外延层（111）向外形成，栅极叠层（123）还包括具有栅极 窄区域（130）和形成在第二绝缘体层（118）附近的宽区域（132）。外延层（111）被加热到足以允许外延层（111）形成源极/漏极注入区域 （126）在有源区（110）中。

    Method to eliminate re-crystallization border defects generated during solid phase epitaxy of a DSB substrate
    29.
    发明授权
    Method to eliminate re-crystallization border defects generated during solid phase epitaxy of a DSB substrate 有权
    消除在DSB衬底的固相外延期间产生的再结晶边界缺陷的方法

    公开(公告)号：US08043947B2

    公开(公告)日：2011-10-25

    申请号：US11941187

    申请日：2007-11-16

    申请人： Angelo Pinto ,  Weize Xiong ,  Manfred Ramin

    发明人： Angelo Pinto ,  Weize Xiong ,  Manfred Ramin

    IPC分类号： H01L21/425

    CPC分类号： H01L21/187 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/02667 ,  H01L21/76224

    摘要： A method for semiconductor processing provides a DSB semiconductor body having a first crystal orientation, a second crystal orientation, and a border region disposed between the first and second crystal orientations. The border region further has a defect associated with an interface of the first crystal orientation and second the second crystal orientation, wherein the defect generally extends a distance into the semiconductor body from a surface of the body. A sacrificial portion of the semiconductor body is removed from the surface thereof, wherein removing the sacrificial portion at least partially removes the defect. The sacrificial portion can be defined by oxidizing the surface at low temperature, wherein the oxidation at least partially consumes the defect. The sacrificial portion can also be removed by CMP. An STI feature may be further formed over the defect after removal of the sacrificial portion, therein consuming any remaining defect.

    摘要翻译： 一种用于半导体处理的方法提供了具有第一晶体取向，第二晶体取向和设置在第一和第二晶体取向之间的边界区域的DSB半导体本体。 边界区域还具有与第一晶体取向和第二晶体取向的界面相关联的缺陷，其中缺陷通常从身体的表面延伸到半导体本体中的距离。 从其表面去除半导体本体的牺牲部分，其中去除牺牲部分至少部分地去除缺陷。 牺牲部分可以通过在低温下氧化表面来限定，其中氧化至少部分地消耗缺陷。 牺牲部分也可以通过CMP去除。 在去除牺牲部分之后，可以在缺陷上进一步形成STI特征，其中消耗任何剩余的缺陷。