公开(公告)号：US20080149999A1

公开(公告)日：2008-06-26

申请号：US11613513

申请日：2006-12-20

申请人： Chungho Lee ,  Ashot Melik-Martirosian ,  Wei Zheng ,  Timothy Thurgate ,  Chi Chang ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang ,  Unsoon Kim

发明人： Chungho Lee ,  Ashot Melik-Martirosian ,  Wei Zheng ,  Timothy Thurgate ,  Chi Chang ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang ,  Unsoon Kim

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L29/42332 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42348 ,  H01L29/7887 ,  H01L29/7923

摘要： A dual charge storage node memory device and methods for its fabrication are provided. In one embodiment a dielectric plug is formed comprising a first portion recessed into a semiconductor substrate and a second portion extending above the substrate. A layer of semiconductor material is formed overlying the second portion. A first layered structure is formed overlying a first side of the second portion of the dielectric plug, and a second layered structure is formed overlying a second side, each of the layered structures overlying the layer of semiconductor material and comprising a charge storage layer between first and second dielectric layers. Ions are implanted into the substrate to form a first bit line and second bit line, and a layer of conductive material is deposited and patterned to form a control gate overlying the dielectric plug and the first and second layered structures.

摘要翻译： 提供了双电荷存储节点存储器件及其制造方法。 在一个实施例中，形成包括凹入半导体衬底的第一部分和在衬底上延伸的第二部分的电介质插塞。 在第二部分上形成一层半导体材料。 第一层状结构形成在电介质塞的第二部分的第一侧上，并且形成在第二侧上的第二层状结构，每个层叠结构覆盖在半导体材料层上，并且包括第一和第二层之间的电荷存储层 和第二电介质层。 将离子注入到衬底中以形成第一位线和第二位线，并且沉积和图案化导电材料层以形成覆盖在电介质插塞和第一和第二分层结构上的控制栅极。

公开(公告)号：US07439141B2

公开(公告)日：2008-10-21

申请号：US10277395

申请日：2002-10-22

申请人： Unsoon Kim ,  Yu Sun ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang ,  Harpreet K. Sachar ,  Mark S. Chang

发明人： Unsoon Kim ,  Yu Sun ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang ,  Harpreet K. Sachar ,  Mark S. Chang

IPC分类号： H01L21/00

CPC分类号： H01L21/76235

摘要： A method for performing shallow trench isolation during semiconductor fabrication that improves trench corner rounding is disclosed. The method includes etching trenches into a silicon substrate between active regions, and performing a double liner oxidation process on the trenches. The method further includes performing a double sacrificial oxidation process on the active regions, wherein corners of the trenches are substantially rounded by the four oxidation processes.

摘要翻译： 公开了一种用于在半导体制造期间进行浅沟槽隔离的方法，其改善沟槽角圆化。 该方法包括将沟槽蚀刻到有源区域之间的硅衬底中，并在沟槽上执行双衬层氧化工艺。 该方法还包括对活性区域进行双重牺牲氧化处理，其中沟槽的角通过四个氧化过程基本上被圆化。

公开(公告)号：US20060223278A1

公开(公告)日：2006-10-05

申请号：US11099339

申请日：2005-04-04

申请人： Unsoon Kim ,  Hiroyuki Kinoshita ,  Yu Sun ,  Krishnashree Achuthan ,  Christopher Raeder ,  Christopher Foster ,  Harpreet Sachar ,  Kashmir Sahota

发明人： Unsoon Kim ,  Hiroyuki Kinoshita ,  Yu Sun ,  Krishnashree Achuthan ,  Christopher Raeder ,  Christopher Foster ,  Harpreet Sachar ,  Kashmir Sahota

IPC分类号： H01L21/76

CPC分类号： H01L27/105 ,  H01L21/3212 ,  H01L21/32139 ,  H01L21/76229 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11568

摘要： A method is disclosed for the definition of the poly-1 layer in a semiconductor wafer. A non-critical mask is used to recess field oxides in the periphery prior to poly-1 deposition by an amount equal to the final poly-1 thickness. A complimentary non-critical mask is used to permit CMP of the core to expose the tops of core oxide mesas from the shallow isolation trenches.

摘要翻译： 公开了一种用于在半导体晶片中定义多晶硅层的方法。 使用非临界掩模在聚-1沉积之前将外围的场氧化物凹入等于最终聚-1厚度的量。 使用互补的非关键掩模来允许芯的CMP将浅层隔离沟的核心氧化物台面的顶部暴露出来。

公开(公告)号：US08802537B1

公开(公告)日：2014-08-12

申请号：US11189874

申请日：2005-07-27

申请人： Yider Wu ,  Unsoon Kim ,  Kuo-Tung Chang ,  Harpreet Sachar

发明人： Yider Wu ,  Unsoon Kim ,  Kuo-Tung Chang ,  Harpreet Sachar

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/02057

摘要： A method for forming a memory device is provided. A nitride layer is formed over a substrate. The nitride layer and the substrate are etched to form a trench. The memory device is pre-cleaned to prepare a surface of the memory device for oxide formation thereon, where cleaning the memory device removes portions of the barrier oxide layer on opposite sides of the trench. The nitride layer is trimmed on opposite sides of the trench. A liner oxide layer is formed in the trench.

摘要翻译： 提供了一种用于形成存储器件的方法。 在衬底上形成氮化物层。 蚀刻氮化物层和衬底以形成沟槽。 存储器件被预先清洁以准备用于其上形成氧化物的存储器件的表面，其中清洁存储器件去除沟槽相对侧上的阻挡氧化物层的部分。 在沟槽的相对侧上修整氮化物层。 在沟槽中形成衬里氧化物层。

公开(公告)号：US06924220B1

公开(公告)日：2005-08-02

申请号：US09922536

申请日：2001-08-03

申请人： Kai Yang ,  John Jianshi Wang ,  Unsoon Kim

发明人： Kai Yang ,  John Jianshi Wang ,  Unsoon Kim

IPC分类号： H01L21/321 ,  H01L21/8247 ,  H01L27/105 ,  H01L21/3201

CPC分类号： H01L27/11526 ,  H01L21/3212 ,  H01L27/105 ,  H01L27/11531

摘要： A method of protecting a peripheral region, by forming a protective mask over the peripheral area, during polysilicon polishing while forming self-aligned polysilicon gates in flash memory circuits. In one aspect, the protective mask is formed over a substantial area of the Peripheral region. In another aspect, the protective mask is formed over a substantial area of an active part of the peripheral region.

摘要翻译： 一种通过在多晶硅抛光期间在周边区域上形成保护掩模来保护外围区域的方法，同时在闪速存储器电路中形成自对准的多晶硅栅极。 在一个方面，保护掩模形成在外围区域的大部分区域上。 另一方面，保护掩模形成在周边区域的有效部分的实质区域上。

公开(公告)号：US08598645B2

公开(公告)日：2013-12-03

申请号：US12910331

申请日：2010-10-22

申请人： Unsoon Kim ,  Angela T. Hui ,  Yider Wu ,  Kuo-Tung Chang ,  Hiroyuki Kinoshita

发明人： Unsoon Kim ,  Angela T. Hui ,  Yider Wu ,  Kuo-Tung Chang ,  Hiroyuki Kinoshita

IPC分类号： H01L29/788

CPC分类号： H01L27/11526 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11531

摘要： A method for forming a memory device is provided. A nitride layer is formed over a substrate. The nitride layer and the substrate are etched to form a trench. The nitride layer is trimmed on opposite sides of the trench to widen the trench within the nitride layer. The trench is filled with an oxide material. The nitride layer is stripped from the memory device, forming a mesa above the trench.

摘要翻译： 提供了一种用于形成存储器件的方法。 在衬底上形成氮化物层。 蚀刻氮化物层和衬底以形成沟槽。 在沟槽的相对侧上修整氮化物层，以加宽氮化物层内的沟槽。 沟槽填充有氧化物材料。 从存储器件剥离氮化物层，在沟槽上方形成台面。

公开(公告)号：US07842618B2

公开(公告)日：2010-11-30

申请号：US11193409

申请日：2005-08-01

申请人： Unsoon Kim ,  Angela T. Hui ,  Yider Wu ,  Kuo-Tung Chang ,  Hiroyuki Kinoshita

发明人： Unsoon Kim ,  Angela T. Hui ,  Yider Wu ,  Kuo-Tung Chang ,  Hiroyuki Kinoshita

IPC分类号： H01L21/302 ,  B44C1/22

CPC分类号： H01L27/11526 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11531

摘要： A method for forming a memory device is provided. A nitride layer is formed over a substrate. The nitride layer and the substrate are etched to form a trench. The nitride layer is trimmed on opposite sides of the trench to widen the trench within the nitride layer. The trench is filled with an oxide material. The nitride layer is stripped from the memory device, forming a mesa above the trench.

摘要翻译： 提供了一种用于形成存储器件的方法。 在衬底上形成氮化物层。 蚀刻氮化物层和衬底以形成沟槽。 在沟槽的相对侧上修整氮化物层，以加宽氮化物层内的沟槽。 沟槽填充有氧化物材料。 从存储器件剥离氮化物层，在沟槽上方形成台面。

公开(公告)号：US07679129B1

公开(公告)日：2010-03-16

申请号：US11128389

申请日：2005-05-13

申请人： Angela T. Hui ,  Unsoon Kim ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang

发明人： Angela T. Hui ,  Unsoon Kim ,  Hiroyuki Kinoshita ,  Kuo-Tung Chang

IPC分类号： H01L29/94

CPC分类号： H01L21/28273 ,  H01L27/11521 ,  H01L29/66825

摘要： A memory device includes a substrate and a first dielectric layer formed over the substrate. At least two charge storage elements are formed over the first dielectric layer. The substrate and the first dielectric layer include a shallow trench filled with an oxide material. The oxide material formed in a center portion of the shallow trench is removed to provide a region with a substantially rectangular cross-section.

摘要翻译： 存储器件包括衬底和形成在衬底上的第一电介质层。 在第一电介质层上形成至少两个电荷存储元件。 衬底和第一介电层包括填充有氧化物材料的浅沟槽。 形成在浅沟槽的中心部分的氧化物材料被去除以提供具有基本上矩形横截面的区域。

公开(公告)号：US06607925B1

公开(公告)日：2003-08-19

申请号：US10165837

申请日：2002-06-06

申请人： Unsoon Kim ,  Dawn M. Hopper ,  Yider Wu ,  Krishnashree Achuthan

发明人： Unsoon Kim ,  Dawn M. Hopper ,  Yider Wu ,  Krishnashree Achuthan

IPC分类号： H01L2100

CPC分类号： H01L21/76224 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/32139

摘要： A method for repairing an isolation dielectric damaged during a semiconductor fabrication process is disclosed in which a hard mask material is used to pattern a first material, the first material having openings therein exposing isolation regions comprising a first isolation dielectric layer. The method includes etching the hard mask material from the first material, wherein the etch creates gouges in the first isolation dielectric layer, and depositing a second layer of isolation dielectric over the first material, wherein the second isolation dielectric layer fills the gouges in the first isolation dielectric layer. The method further includes polishing on the second layer of isolation dielectric to remove the second layer of isolation dielectric from the first material.

摘要翻译： 公开了一种用于修复在半导体制造工艺期间损坏的隔离电介质的方法，其中使用硬掩模材料来图案化第一材料，其中在其中具有开口的第一材料暴露出包括第一隔离介电层的隔离区域。 该方法包括从第一材料蚀刻硬掩模材料，其中蚀刻在第一隔离电介质层中产生沟槽，以及在第一材料上沉积第二隔离电介质层，其中第二隔离电介质层填充第一隔离电介质层中的沟槽 隔离介电层。 该方法还包括在第二层隔离电介质上抛光以从第一材料去除第二隔离电介质层。

公开(公告)号：US08759894B1

公开(公告)日：2014-06-24

申请号：US11189765

申请日：2005-07-27

申请人： Yider Wu ,  Hiroyuki Ogawa ,  Unsoon Kim ,  Angela T. Hui

发明人： Yider Wu ,  Hiroyuki Ogawa ,  Unsoon Kim ,  Angela T. Hui

IPC分类号： H01L29/78

CPC分类号： H01L27/11524 ,  H01L21/28273 ,  H01L29/66825 ,  H01L29/66833

摘要： A memory device is provided including a substrate. A first dielectric layer is formed over the substrate. An isolation trench is formed in a portion of the substrate and the first dielectric layer. At least two charge storage elements are formed over the first dielectric layer on opposite sides of the isolation trench. A second dielectric layer is formed over the at least two charge storage elements. A control gate layer is formed over the second dielectric layer, where the isolation trench has a width suitable for reducing cross-coupling noise of charge storage elements, and where the at least two charge storage elements have a height suitable for providing sufficient gate coupling between the at least two charge storage elements and the control gate layer.

摘要翻译： 提供了包括基板的存储器件。 第一电介质层形成在衬底上。 在衬底和第一介电层的一部分中形成隔离沟槽。 在隔离沟槽的相对侧上的第一介电层上形成至少两个电荷存储元件。 在所述至少两个电荷存储元件上形成第二电介质层。 控制栅极层形成在第二介电层上，其中隔离沟槽具有适于减小电荷存储元件的交叉耦合噪声的宽度，并且其中至少两个电荷存储元件具有适于提供足够的栅极耦合的高度 所述至少两个电荷存储元件和所述控制栅极层。