利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

52 条记录 (耗时 0.037 秒)

    Capacitive MEMS-Based Display with Touch Position Sensing
    22.
    发明申请
    Capacitive MEMS-Based Display with Touch Position Sensing 审中-公开
    具有触摸位置检测功能的电容式MEMS基显示器

    公开(公告)号：US20100045630A1

    公开(公告)日：2010-02-25

    申请号：US12194412

    申请日：2008-08-19

    申请人： Shiqun Gu ,  Matthew Nowak

    发明人： Shiqun Gu ,  Matthew Nowak

    IPC分类号： G06F3/045

    CPC分类号： G06F3/0412 ,  G06F3/044

    摘要： A micro-electro-mechanical systems (MEMS) pixel for display and touch position sensing includes a substrate and a capacitive element. The capacitive element includes one or more pixels having a first conductive platelet above the substrate, and a second conductive platelet above and spaced apart from the first conductive platelet, the two platelets forming the capacitive element. A connection to each platelet provides for applying a voltage, wherein the platelet separation changes according to the applied voltage. A transparent dielectric plate, spaced apart from and positioned opposite the substrate, covers the at least one pixel. A capacitance sensing circuit attached to the connection to each platelet of the pixel senses changes in capacitance not resulting from the applied voltage.

    摘要翻译： 用于显示和触摸位置感测的微电子机械系统（MEMS）像素包括基板和电容元件。 电容元件包括一个或多个像素，其具有在衬底上方的第一导电片，以及在第一导电片上方并与第一导电片形成间隔开的第二导电片，所述两片片形成电容元件。 与每个血小板的连接提供施加电压，其中血小板分离根据所施加的电压而改变。 与衬底间隔开并与衬底相对设置的透明电介质板覆盖至少一个像素。 附接到与像素的每个血小板的连接的电容感测电路感测不是由施加电压引起的电容变化。

    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology
    23.
    发明申请
    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology 失效
    用于高级片上互连技术的互连模块的预测建模

    公开(公告)号：US20090327983A1

    公开(公告)日：2009-12-31

    申请号：US12474297

    申请日：2009-05-29

    申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5036

    摘要： A computer program product estimates performance of an interconnect structure of a semiconductor integrated circuit (IC). The program product includes code executing on a computer to calculate at least one electrical characteristic of the interconnect structure based on input data accounting for multiple layers of the interconnect structure. The electrical characteristics can be capacitance, resistance, and/or inductance. The capacitance may be based upon multiple components, including a fringe capacitance component, a terminal capacitance component, and a coupling capacitance component.

    摘要翻译： 计算机程序产品估计半导体集成电路（IC）的互连结构的性能。 程序产品包括在计算机上执行的代码，用于基于考虑到互连结构的多层的输入数据来计算互连结构的至少一个电特性。 电气特性可以是电容，电阻和/或电感。 电容可以基于多个分量，包括边缘电容分量，端子电容分量和耦合电容分量。

    3-D integrated circuit lateral heat dissipation
    25.
    发明授权
    3-D integrated circuit lateral heat dissipation 有权
    3-D集成电路横向散热

    公开(公告)号：US08502373B2

    公开(公告)日：2013-08-06

    申请号：US12115076

    申请日：2008-05-05

    申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

    发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L23/34

    CPC分类号： H01L25/0657 ,  H01L23/3677 ,  H01L23/3732 ,  H01L23/3735 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/01019

    摘要： By filling an air gap between tiers of a stacked IC device with a thermally conductive material, heat generated at one or more locations within one of the tiers can be laterally displaced. The lateral displacement of the heat can be along the full length of the tier and the thermal material can be electrically insulating. Through silicon-vias (TSVs) can be constructed at certain locations to assist in heat dissipation away from thermally troubled locations.

    摘要翻译： 通过在层叠的IC器件的层之间填充导热材料，在一个层内的一个或多个位置处产生的热可以横向移位。 热的横向位移可以沿着层的整个长度，并且热材料可以是电绝缘的。 通过硅通孔（TSV）可以在某些位置构建，以帮助散热的位置。

    Two mask MTJ integration for STT MRAM
    27.
    发明授权
    Two mask MTJ integration for STT MRAM 有权
    两个掩模MTJ集成为STT MRAM

    公开(公告)号：US08125040B2

    公开(公告)日：2012-02-28

    申请号：US12405461

    申请日：2009-03-17

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L29/82

    CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

    摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

    摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

    Magnetic Tunnel Junction (MTJ) and Methods, and Magnetic Random Access Memory (MRAM) Employing Same
    29.
    发明申请
    Magnetic Tunnel Junction (MTJ) and Methods, and Magnetic Random Access Memory (MRAM) Employing Same 有权
    磁隧道结（MTJ）和方法，以及使用相同的磁性随机存取存储器（MRAM）

    公开(公告)号：US20100258887A1

    公开(公告)日：2010-10-14

    申请号：US12423298

    申请日：2009-04-14

    申请人： Xiaochun Zhu ,  Matthew Nowak ,  Xia Li ,  Seung H. Kang

    发明人： Xiaochun Zhu ,  Matthew Nowak ,  Xia Li ,  Seung H. Kang

    IPC分类号： H01L29/82 ,  H01L21/00

    CPC分类号： H01L43/02 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1659 ,  H01F10/3254 ,  H01F10/3272 ,  H01L27/228 ,  H01L43/08 ,  H01L43/12

    摘要： Magnetic tunnel junctions (MTJs) and methods of forming same are disclosed. A pinned layer is disposed in the MTJ such that a free layer of the MTJ can couple to a drain of an access transistor when provided in a magnetic random access memory (MRAM) bitcell. This structure alters the write current flow direction to align the write current characteristics of the MTJ with write current supply capability of an MRAM bitcell employing the MTJ. As a result, more write current can be provided to switch the MTJ from a parallel (P) to anti-parallel (AP) state. An anti-ferromagnetic material (AFM) layer is provided on the pinned layer to fix pinned layer magnetization. To provide enough area for depositing the AFM layer to secure pinned layer magnetization, a pinned layer having a pinned layer surface area greater than a free layer surface area of the free layer is provided.

    摘要翻译： 公开了磁隧道结（MTJ）及其形成方法。 被钉扎层设置在MTJ中，使得当提供在磁性随机存取存储器（MRAM）位单元中时，MTJ的自由层可以耦合到存取晶体管的漏极。 该结构改变写入电流流动方向，以使MTJ的写入电流特性与使用MTJ的MRAM位单元的写入电流供应能力对准。 结果，可以提供更多的写入电流以将MTJ从并行（P）切换到反并行（AP）状态。 在钉扎层上提供反铁磁材料（AFM）层以固定钉扎层的磁化强度。 为了提供足够的用于沉积AFM层以确保钉扎层磁化的区域，提供了具有大于自由层的自由层表面积的钉扎层表面积的钉扎层。