公开(公告)号：US20130214336A1

公开(公告)日：2013-08-22

申请号：US13401788

申请日：2012-02-21

申请人： Chi-Mao Hsu ,  Hsin-Fu Huang ,  Min-Chuan Tsai ,  Chien-Hao Chen ,  Wei-Yu Chen ,  Chin-Fu Lin ,  Jing-Gang Li ,  Min-Hsien Chen ,  Jian-Hong Su

发明人： Chi-Mao Hsu ,  Hsin-Fu Huang ,  Min-Chuan Tsai ,  Chien-Hao Chen ,  Wei-Yu Chen ,  Chin-Fu Lin ,  Jing-Gang Li ,  Min-Hsien Chen ,  Jian-Hong Su

IPC分类号： H01L29/78 ,  H01L29/45 ,  H01L21/768

CPC分类号： H01L21/76846 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/53223 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for filling a trench with a metal layer is disclosed. A deposition apparatus having a plurality of supporting pins is provided. A substrate and a dielectric layer disposed thereon are provided. The dielectric layer has a trench. A first deposition process is performed immediately after the substrate is placed on the supporting pins to form a metal layer in the trench, wherein during the first deposition process a temperature of the substrate is gradually increased to reach a predetermined temperature. When the temperature of the substrate reaches the predetermined temperature, a second deposition process is performed to completely fill the trench with the metal layer.

摘要翻译： 公开了一种用金属层填充沟槽的方法。 提供具有多个支撑销的沉积装置。 设置有基板和介电层。 电介质层具有沟槽。 在将基板放置在支撑销上以在沟槽中形成金属层之后立即执行第一沉积工艺，其中在第一沉积工艺期间，基板的温度逐渐增加以达到预定温度。 当基板的温度达到预定温度时，执行第二沉积工艺以用金属层完全填充沟槽。

公开(公告)号：US20110300706A1

公开(公告)日：2011-12-08

申请号：US12792840

申请日：2010-06-03

申请人： Hsin-Fu HUANG ,  Chi-Mao Hsu ,  Tsun-Min Cheng ,  Chin-Fu Lin

发明人： Hsin-Fu HUANG ,  Chi-Mao Hsu ,  Tsun-Min Cheng ,  Chin-Fu Lin

IPC分类号： H01L21/768

CPC分类号： H01L21/76814 ,  H01L21/02063

摘要： A method for fabricating an interconnection structure includes the following steps. Firstly, a substrate having a first conductive layer thereon is provided. Next, an ultra low-k material layer is formed on the substrate. Next, a portion of the ultra low-k material layer is removed, so as to form an opening to expose the first conductive layer. Next, a dry-cleaning process is performed by using gas, so as to clean a surface of the first conductive layer exposed by the opening. The dry-cleaning process is performed at a temperature in a range from the room temperature to 100° C.

摘要翻译： 制造互连结构的方法包括以下步骤。 首先，提供其上具有第一导电层的基板。 接下来，在基板上形成超低k材料层。 接下来，去除超低k材料层的一部分，以形成露出第一导电层的开口。 接下来，通过使用气体进行干洗处理，以便清洁由开口暴露的第一导电层的表面。 干洗过程在室温至100℃的温度范围内进行。

公开(公告)号：US09416459B2

公开(公告)日：2016-08-16

申请号：US13154420

申请日：2011-06-06

申请人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Chi-Ray Tsai

发明人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Chi-Ray Tsai

IPC分类号： C25D5/00 ,  C25D7/12

CPC分类号： C25D5/54 ,  C25D3/38 ,  C25D5/00 ,  C25D5/10 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/76879

摘要： An electrical chemical plating process is provided. A semiconductor structure is provided in an electrical plating platform. A pre-electrical-plating step is performed wherein the pre-electrical-plating step is carried out under a fixed voltage environment and lasts for 0.2 to 0.5 seconds after the current is above the threshold current of the electrical plating platform. After the pre-electrical-plating step, a first electrical plating step is performed on the semiconductor structure.

摘要翻译： 提供电化学镀工艺。 半导体结构设置在电镀平台中。 进行预电镀步骤，其中预电镀步骤在固定电压环境下进行，并且在电流高于电镀平台的阈值电流之后持续0.2至0.5秒。 在预电镀步骤之后，对半导体结构进行第一电镀步骤。

公开(公告)号：US20130154012A1

公开(公告)日：2013-06-20

申请号：US13326342

申请日：2011-12-15

申请人： Ssu-I Fu ,  Wen-Tai Chiang ,  Ying-Tsung Chen ,  Shih-Hung Tsai ,  Chien-Ting Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin

发明人： Ssu-I Fu ,  Wen-Tai Chiang ,  Ying-Tsung Chen ,  Shih-Hung Tsai ,  Chien-Ting Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin

IPC分类号： H01L27/088 ,  H01L21/28

CPC分类号： H01L21/28114 ,  H01L21/28088 ,  H01L21/823828 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A manufacturing method for semiconductor device having metal gate includes providing a substrate having a first semiconductor device and a second semiconductor device formed thereon, the first semiconductor device having a first gate trench and the second semiconductor device having a second gate trench; sequentially forming a high dielectric constant (high-k) gate dielectric layer and a multiple metal layer on the substrate; forming a first work function metal layer in the first gate trench; performing a first pull back step to remove a portion of the first work function metal layer from the first gate trench; forming a second work function metal layer in the first gate trench and the second gate trench; and performing a second pull back step to remove a portion of the second work function metal layer from the first gate trench and the second gate trench.

摘要翻译： 具有金属栅极的半导体器件的制造方法包括提供具有第一半导体器件和形成在其上的第二半导体器件的衬底，所述第一半导体器件具有第一栅极沟槽，所述第二半导体器件具有第二栅极沟槽; 在基板上依次形成高介电常数（高k）栅介质层和多金属层; 在所述第一栅极沟槽中形成第一功函数金属层; 执行第一拉回步骤以从所述第一栅极沟槽去除所述第一功函数金属层的一部分; 在所述第一栅极沟槽和所述第二栅极沟槽中形成第二功函数金属层; 以及执行第二拉回步骤以从所述第一栅极沟槽和所述第二栅极沟槽去除所述第二功函数金属层的一部分。

公开(公告)号：US20130045595A1

公开(公告)日：2013-02-21

申请号：US13210380

申请日：2011-08-16

申请人： Tsun-Min Cheng ,  Chien-Chao Huang ,  Chin-Fu Lin ,  Chi-Mao Hsu ,  Yen-Liang Lu ,  Chun-Ling Lin

发明人： Tsun-Min Cheng ,  Chien-Chao Huang ,  Chin-Fu Lin ,  Chi-Mao Hsu ,  Yen-Liang Lu ,  Chun-Ling Lin

IPC分类号： H01L21/283

CPC分类号： H01L21/76883

摘要： The method for processing a metal layer including the following steps is illustrated. First, a semiconductor substrate is provided. Then, a metal layer is formed over the semiconductor substrate. Furthermore, a microwave energy is used to selectively heat the metal layer without affecting the underlying semiconductor substrate and other formed structures, in which the microwave energy has a predetermined frequency in accordance with a material of the metal layer, and the predetermined frequency ranges between 1 KHz to 1 MHz.

摘要翻译： 示出了包括以下步骤的金属层的处理方法。 首先，提供半导体基板。 然后，在半导体衬底上形成金属层。 此外，使用微波能量来选择性地加热金属层，而不影响下面的半导体衬底和其它形成的结构，其中微波能量根据金属层的材料具有预定的频率，并且预定的频率范围在1 KHz至1MHz。

公开(公告)号：US20120295437A1

公开(公告)日：2012-11-22

申请号：US13108969

申请日：2011-05-16

申请人： Yen-Liang Lu ,  Chun-Ling Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

发明人： Yen-Liang Lu ,  Chun-Ling Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

IPC分类号： H01L21/283

CPC分类号： H01L21/76898 ,  H01L21/76828 ,  H01L21/76831

摘要： A method for fabricating through-silicon via structure is disclosed. The method includes the steps of: providing a semiconductor substrate; forming a through-silicon via in the semiconductor substrate; covering a liner in the through-silicon via; performing a baking process on the liner; forming a barrier layer on the liner; and forming a through-silicon via electrode in the through-silicon via.

摘要翻译： 公开了一种制造硅通孔结构的方法。 该方法包括以下步骤：提供半导体衬底; 在半导体衬底中形成穿硅通孔; 覆盖穿通硅通孔内的衬垫; 在衬垫上进行烘烤过程; 在衬垫上形成阻挡层; 以及在所述贯通硅通孔中形成贯通硅通孔电极。

公开(公告)号：US20130320537A1

公开(公告)日：2013-12-05

申请号：US13483074

申请日：2012-05-30

申请人： Jia-Jia Chen ,  Chi-Mao Hsu ,  Tsun-Min Cheng ,  Chun-Ling Lin ,  Huei-Ru Tsai ,  Ching-Wei Hsu ,  Chin-Fu Lin ,  Hsin-Yu Chen

发明人： Jia-Jia Chen ,  Chi-Mao Hsu ,  Tsun-Min Cheng ,  Chun-Ling Lin ,  Huei-Ru Tsai ,  Ching-Wei Hsu ,  Chin-Fu Lin ,  Hsin-Yu Chen

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/76847 ,  H01L21/76898 ,  H01L2924/0002 ,  H01L2924/00

摘要： A through silicon via structure is located in a recess of a substrate. The through silicon via structure includes a barrier layer, a buffer layer and a conductive layer. The barrier layer covers a surface of the recess. The buffer layer covers the barrier layer. The conductive layer is located on the buffer layer and fills the recess, wherein the contact surface between the conductive layer and the buffer layer is smoother than the contact surface between the buffer layer and the barrier layer. Moreover, a through silicon via process forming said through silicon via structure is also provided.

摘要翻译： 硅通孔结构位于衬底的凹槽中。 贯通硅通孔结构包括阻挡层，缓冲层和导电层。 阻挡层覆盖凹部的表面。 缓冲层覆盖阻挡层。 导电层位于缓冲层上并填充凹槽，其中导电层和缓冲层之间的接触表面比缓冲层和阻挡层之间的接触表面更平滑。 此外，还提供了形成所述贯穿硅通孔结构的通硅通孔工艺。

公开(公告)号：US08481425B2

公开(公告)日：2013-07-09

申请号：US13108969

申请日：2011-05-16

申请人： Yen-Liang Lu ,  Chun-Ling Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

发明人： Yen-Liang Lu ,  Chun-Ling Lin ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

IPC分类号： H01L21/44

CPC分类号： H01L21/76898 ,  H01L21/76828 ,  H01L21/76831

摘要： A method for fabricating through-silicon via structure is disclosed. The method includes the steps of: providing a semiconductor substrate; forming a through-silicon via in the semiconductor substrate; covering a liner in the through-silicon via; performing a baking process on the liner; forming a barrier layer on the liner; and forming a through-silicon via electrode in the through-silicon via.

摘要翻译： 公开了一种制造硅通孔结构的方法。 该方法包括以下步骤：提供半导体衬底; 在半导体衬底中形成穿硅通孔; 覆盖穿通硅通孔内的衬垫; 在衬垫上进行烘烤过程; 在衬垫上形成阻挡层; 以及在所述贯通硅通孔中形成贯通硅通孔电极。

公开(公告)号：US20110254060A1

公开(公告)日：2011-10-20

申请号：US12760782

申请日：2010-04-15

申请人： Yu-Ru YANG ,  Tzung-Ying Lee ,  Chin-Fu Lin ,  Chi-Mao Hsu

发明人： Yu-Ru YANG ,  Tzung-Ying Lee ,  Chin-Fu Lin ,  Chi-Mao Hsu

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/518 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/78

摘要： A method of fabricating a metal gate structure is provided. Firstly, a high-K gate dielectric layer is formed on a semiconductor substrate. Then, a first metal-containing layer having a surface away from the gate dielectric layer is formed on the gate dielectric layer. After that, the surface of the first metal-containing layer is treated to improve the nitrogen content thereof of the surface. Subsequently, a silicon layer is formed on the first metal-containing layer. Because the silicon layer is formed on the surface having high nitrogen content, the catalyzing effect to the silicon layer resulted from the metal material in the first metal-containing layer can be prevented. As a result, the process yield is improved.

摘要翻译： 提供一种制造金属栅极结构的方法。 首先，在半导体衬底上形成高K栅介质层。 然后，在栅极电介质层上形成具有离开栅极电介质层的表面的第一含金属层。 之后，处理第一含金属层的表面以改善其表面的氮含量。 随后，在第一含金属层上形成硅层。 由于在具有高氮含量的表面上形成硅层，所以可以防止由第一含金属层中的金属材料产生的对硅层的催化作用。 结果，工艺产量提高。

公开(公告)号：US20120305403A1

公开(公告)日：2012-12-06

申请号：US13154420

申请日：2011-06-06

申请人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

发明人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Meng-Hong Tsai

IPC分类号： C25D7/12 ,  C25D5/00

CPC分类号： C25D5/54 ,  C25D3/38 ,  C25D5/00 ,  C25D5/10 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/76879

摘要： An electrical chemical plating process is provided. A semiconductor structure is provided in an electrical plating platform. A pre-electrical-plating step is performed wherein the pre-electrical-plating step is carried out under a fixed voltage environment and lasts for 0.2 to 0.5 seconds after the current is above the threshold current of the electrical plating platform. After the pre-electrical-plating step, a first electrical plating step is performed on the semiconductor structure.

摘要翻译： 提供电化学镀工艺。 半导体结构设置在电镀平台中。 进行预电镀步骤，其中预电镀步骤在固定电压环境下进行，并且在电流高于电镀平台的阈值电流之后持续0.2至0.5秒。 在预电镀步骤之后，对半导体结构进行第一电镀步骤。