公开(公告)号：US09443979B2

公开(公告)日：2016-09-13

申请号：US14455036

申请日：2014-08-08

申请人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Byung-Kwon Cho ,  Jeong-Nam Han

发明人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Byung-Kwon Cho ,  Jeong-Nam Han

IPC分类号： H01L29/78 ,  H01L27/08 ,  H01L21/28 ,  H01L27/088 ,  H01L29/423 ,  H01L29/66 ,  H01L29/49

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： A semiconductor device includes a gate spacer defining a trench. The trench includes a first part and a second part sequentially positioned on a substrate. An inner surface of the first part has a slope of an acute angle and an inner surface of the second part has a slope of a right angle or obtuse angle with respect to the substrate. A gate electrode fills at least a portion of the trench.

摘要翻译： 半导体器件包括限定沟槽的栅极间隔。 沟槽包括顺序地位于基板上的第一部分和第二部分。 第一部分的内表面具有锐角的斜面，并且第二部分的内表面具有相对于基底的直角或钝角的斜率。 栅电极填充沟槽的至少一部分。

公开(公告)号：US20160043170A1

公开(公告)日：2016-02-11

申请号：US14746229

申请日：2015-06-22

申请人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Yeon-Jin Gil ,  Ji-Won Yun ,  Won-Sang Choi

发明人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Yeon-Jin Gil ,  Ji-Won Yun ,  Won-Sang Choi

IPC分类号： H01L29/06 ,  H01L27/092 ,  H01L29/78

CPC分类号： H01L27/0924 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L29/165 ,  H01L29/7846 ,  H01L29/7848 ,  H01L29/785

摘要： Semiconductor devices are provided. A semiconductor device includes a fin protruding from a substrate. Moreover, the semiconductor device includes first and second gate structures on the fin, and an isolation region between the first and second gate structures. The isolation region includes first and second portions having different respective widths. Related methods of forming semiconductor devices are also provided.

摘要翻译： 提供半导体器件。 半导体器件包括从衬底突出的翅片。 此外，半导体器件包括翅片上的第一和第二栅极结构以及第一和第二栅极结构之间的隔离区域。 隔离区域包括具有不同相应宽度的第一和第二部分。 还提供了形成半导体器件的相关方法。

公开(公告)号：US20150325575A1

公开(公告)日：2015-11-12

申请号：US14639494

申请日：2015-03-05

申请人： Sang-Jine Park ,  Kee-Sang Kwon ,  Do-Hyoung Kim ,  Bo-Un Yoon ,  Keun-Hee Bai ,  Kwang-Yong Yang ,  Kyoung-Hwan Yeo ,  Yong-Ho Jeon

发明人： Sang-Jine Park ,  Kee-Sang Kwon ,  Do-Hyoung Kim ,  Bo-Un Yoon ,  Keun-Hee Bai ,  Kwang-Yong Yang ,  Kyoung-Hwan Yeo ,  Yong-Ho Jeon

IPC分类号： H01L27/088 ,  H01L29/06

CPC分类号： H01L27/1104 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1116 ,  H01L29/06 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/7848

摘要： Semiconductor devices including a dummy gate structure on a fin are provided. A semiconductor device includes a fin protruding from a substrate. The semiconductor device includes a source/drain region in the fin, and a recess region of the fin that is between first and second portions of the source/drain region. Moreover, the semiconductor device includes a dummy gate structure overlapping the recess region, and a spacer that is on the fin and adjacent a sidewall of the dummy gate structure.

摘要翻译： 提供了包括翅片上的虚拟栅极结构的半导体器件。 半导体器件包括从衬底突出的翅片。 半导体器件包括翅片中的源极/漏极区域以及位于源极/漏极区域的第一和第二部分之间的鳍片的凹陷区域。 此外，半导体器件包括与凹陷区域重叠的虚拟栅极结构，以及位于鳍上且与伪栅极结构的侧壁相邻的间隔物。

公开(公告)号：US08404580B2

公开(公告)日：2013-03-26

申请号：US13444175

申请日：2012-04-11

申请人： Sang-Jine Park ,  Bo-Un Yoon ,  Jeong-Nam Han ,  Yoon-Hae Kim ,  Doo-Sung Yun

发明人： Sang-Jine Park ,  Bo-Un Yoon ,  Jeong-Nam Han ,  Yoon-Hae Kim ,  Doo-Sung Yun

IPC分类号： H01L21/4763

CPC分类号： H01L21/31144 ,  H01L21/76804 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/76877

摘要： In a method for fabricating a semiconductor device, a semiconductor device is provided including an interlayer dielectric film and first and second hard mask patterns sequentially stacked thereon. A first trench is provided in the interlayer dielectric film through the second hard mask pattern and the first hard mask pattern. A filler material is provided on the interlayer dielectric film and the first and second hard mask patterns to fill the first trench. First and second hard mask trimming patterns are formed by trimming sidewalls of the first and second hard mask patterns and removing the filler material to expose the first trench. A damascene wire is formed by filling the first trench with a conductive material.

摘要翻译： 在制造半导体器件的方法中，提供了半导体器件，其包括层间绝缘膜和顺序堆叠在其上的第一和第二硬掩模图案。 第一沟槽通过第二硬掩模图案和第一硬掩模图案设置在层间电介质膜中。 在层间电介质膜和第一和第二硬掩模图案上设置填充材料以填充第一沟槽。 通过修剪第一和第二硬掩模图案的侧壁并去除填充材料以暴露第一沟槽而形成第一和第二硬掩模修剪图案。 通过用导电材料填充第一沟槽来形成镶嵌线。

公开(公告)号：US20120058616A1

公开(公告)日：2012-03-08

申请号：US13212380

申请日：2011-08-18

申请人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

发明人： Kevin Ahn ,  Sang-Jine Park ,  Jae-Jik Baek ,  Bo-Un Yoon ,  Jeong-Nam Han

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L21/28

CPC分类号： H01L21/02532 ,  H01L21/0262 ,  H01L21/3083 ,  H01L29/66545 ,  H01L29/66636

摘要： A method of fabricating a semiconductor device can be provided by etching sidewalls of a preliminary trench in a substrate that are between immediately adjacent gate electrode structures, to recess the sidewalls further beneath the gate electrode structures to provide recessed sidewalls. Then, the recessed sidewalls and a bottom of the preliminary trench can be etched using crystallographic anisotropic etching to form a hexagonally shaped trench in the substrate.

摘要翻译： 半导体器件的制造方法可以通过蚀刻位于紧邻的栅电极结构之间的衬底中的预备沟槽的侧壁，从而在栅极电极结构之下进一步凹入侧壁以提供凹入的侧壁。 然后，可以使用晶体各向异性蚀刻来蚀刻预备沟槽的凹陷侧壁和底部，以在衬底中形成六边形形状的沟槽。