公开(公告)号：US20080081421A1

公开(公告)日：2008-04-03

申请号：US11618779

申请日：2006-12-30

申请人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Min-Gyu Sung

发明人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Min-Gyu Sung

IPC分类号： H01L21/336

CPC分类号： H01L29/7831 ,  H01L21/2256 ,  H01L21/28035 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/82385 ,  H01L27/105 ,  H01L27/1052 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851

摘要： A dual polysilicon gate of a semiconductor device includes a substrate having a first region, a second region, and a third region, a channel region with a recessed structure formed in the first region of the substrate, a gate insulating layer formed over the substrate, a first polysilicon layer filled into the channel region, and formed over the gate insulating layer of the first and second regions, a second polysilicon layer formed over the gate insulating layer of the third region, and an insulating layer doped with an impurity, and disposed inside the first polysilicon layer in the channel region.

摘要翻译： 半导体器件的双多晶硅栅极包括具有第一区域，第二区域和第三区域的衬底，形成在衬底的第一区域中的凹陷结构的沟道区，在衬底上形成的栅极绝缘层， 并且形成在所述第一和第二区域的所述栅极绝缘层之上的第一多晶硅层，形成在所述第三区域的所述栅极绝缘层上的第二多晶硅层和掺杂有杂质的绝缘层， 在通道区域的第一多晶硅层的内部。

公开(公告)号：US20080079093A1

公开(公告)日：2008-04-03

申请号：US11819888

申请日：2007-06-29

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/812 ,  H01L21/4763

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US08330215B2

公开(公告)日：2012-12-11

申请号：US13244199

申请日：2011-09-23

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/66

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US08237220B2

公开(公告)日：2012-08-07

申请号：US12776318

申请日：2010-05-07

申请人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

发明人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： In a high speed vertical channel transistor, a pillar structure is formed over a substrate, a gate electrode surrounds an outer wall of a lower portion of the pillar structure; and a word line extends in a direction to partially contact an outer wall of the gate electrode. The word line shifts toward a side of the pillar structure resulting in increased transistor speed.

摘要翻译： 在高速垂直沟道晶体管中，在衬底上形成柱结构，栅电极围绕柱结构的下部的外壁; 并且字线在与栅电极的外壁部分接触的方向上延伸。 字线向柱结构的一侧移动，导致晶体管速度增加。

公开(公告)号：US08227920B2

公开(公告)日：2012-07-24

申请号：US13237743

申请日：2011-09-20

申请人： Min-Gyu Sung ,  Heung-Jae Cho ,  Kwan-Yong Lim

发明人： Min-Gyu Sung ,  Heung-Jae Cho ,  Kwan-Yong Lim

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L29/78

CPC分类号： H01L29/4941 ,  H01L21/28061 ,  H01L21/28247

摘要： A semiconductor device includes a substrate, a pattern including a conductive layer and a hard mask layer stacked over the substrate, a capping layer surrounding sidewalls of the pattern, and a stress buffer layer disposed between the hard mask layer and the capping layer. The stress buffer layer is configured to inhibit transfer of stress between the hard mask layer and the capping layer during a thermal process so as to inhibit leaning of the capping layer.

摘要翻译： 半导体器件包括衬底，包括导电层和层叠在衬底上的硬掩模层的图案，围绕图案的侧壁的覆盖层以及设置在硬掩模层和覆盖层之间的应力缓冲层。 应力缓冲层被配置为在热处理期间抑制硬掩模层和覆盖层之间的应力传递，以抑制覆盖层的倾斜。

公开(公告)号：US20120007246A1

公开(公告)日：2012-01-12

申请号：US13237743

申请日：2011-09-20

申请人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Kwan-Yong Lim

发明人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Kwan-Yong Lim

IPC分类号： H01L29/43

CPC分类号： H01L29/4941 ,  H01L21/28061 ,  H01L21/28247

摘要： A semiconductor device includes a substrate, a pattern including a conductive layer and a hard mask layer stacked over the substrate, a capping layer surrounding sidewalls of the pattern, and a stress buffer layer disposed between the hard mask layer and the capping layer. The stress buffer layer is configured to inhibit transfer of stress between the hard mask layer and the capping layer during a thermal process so as to inhibit leaning of the capping layer.

摘要翻译： 半导体器件包括衬底，包括导电层和堆叠在衬底上的硬掩模层的图案，围绕图案的侧壁的覆盖层以及设置在硬掩模层和覆盖层之间的应力缓冲层。 应力缓冲层被配置为在热处理期间抑制硬掩模层和覆盖层之间的应力传递，从而抑制覆盖层的倾斜。

公开(公告)号：US08008178B2

公开(公告)日：2011-08-30

申请号：US11952128

申请日：2007-12-07

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Tae-Kyung Kim ,  Yong-Soo Kim ,  Min-Gyu Sung

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Tae-Kyung Kim ,  Yong-Soo Kim ,  Min-Gyu Sung

IPC分类号： H01L21/4763

CPC分类号： H01L29/4925 ,  H01L21/28061 ,  H01L29/42324 ,  H01L29/4941 ,  H01L29/513 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device includes forming a first conductive layer over a substrate, forming an intermediate structure over the first conductive layer, the intermediate structure formed in a stack structure comprising at least a first metal layer and a nitrogen containing metal silicide layer, and forming a second conductive layer over the intermediate structure.

摘要翻译： 一种制造半导体器件的方法包括在衬底上形成第一导电层，在第一导电层上形成中间结构，中间结构形成为至少包括第一金属层和含氮金属硅化物层的堆叠结构， 以及在所述中间结构上形成第二导电层。

公开(公告)号：US20100219466A1

公开(公告)日：2010-09-02

申请号：US12776318

申请日：2010-05-07

申请人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

发明人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

IPC分类号： H01L29/78

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： In a high speed vertical channel transistor, a pillar structure is formed over a substrate, a gate electrode surrounds an outer wall of a lower portion of the pillar structure; and a word line extends in a direction to partially contact an outer wall of the gate electrode. The word line shifts toward a side of the pillar structure resulting in increased transistor speed.

摘要翻译： 在高速垂直沟道晶体管中，在衬底上形成柱结构，栅电极围绕柱结构的下部的外壁; 并且字线在与栅电极的外壁部分接触的方向上延伸。 字线向柱结构的一侧移动，导致晶体管速度增加。

公开(公告)号：US20090115003A1

公开(公告)日：2009-05-07

申请号：US11966435

申请日：2007-12-28

申请人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Kwan-Yong Lim

发明人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Kwan-Yong Lim

IPC分类号： H01L29/423 ,  H01L21/28

CPC分类号： H01L29/4941 ,  H01L21/28061 ,  H01L21/28247

摘要： A method for fabricating a semiconductor device includes forming a stacked layer including a tungsten layer, forming a hard mask pattern over the stacked layer, and oxidizing a surface of the hard mask pattern to form a stress buffer layer. A portion of the stacked layer uncovered by the hard mask pattern is removed using the hard mask pattern and the stress buffer layer as an etch mask, thereby forming a first resultant structure. A capping layer is formed over the first resultant structure, the capping layer is etched to retain the capping layer on sidewalls of the first resultant structure, and the remaining portion of the stacked layer uncovered by the hard mask pattern is removed.

摘要翻译： 一种制造半导体器件的方法包括：形成包含钨层的堆叠层，在层叠层上形成硬掩模图案，并且氧化硬掩模图案的表面以形成应力缓冲层。 使用硬掩模图案和应力缓冲层作为蚀刻掩模去除未被硬掩模图案覆盖的堆叠层的一部分，从而形成第一结果结构。 在第一结果结构上形成覆盖层，蚀刻覆盖层以将覆盖层保持在第一结构结构的侧壁上，并且去除未被硬掩模图案覆盖的堆叠层的剩余部分。

公开(公告)号：US20090114981A1

公开(公告)日：2009-05-07

申请号：US12164067

申请日：2008-06-29

申请人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

发明人： Min-Gyu SUNG ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： In a high speed vertical channel transistor, a pillar structure is formed over a substrate, a gate electrode surrounds an outer wall of a lower portion of the pillar structure; and a word line extends in a direction to partially contact an outer wall of the gate electrode. The word line shifts toward a side of the pillar structure resulting in increased transistor speed.

摘要翻译： 在高速垂直沟道晶体管中，在衬底上形成柱结构，栅电极围绕柱结构的下部的外壁; 并且字线在与栅电极的外壁部分接触的方向上延伸。 字线向柱结构的一侧移动，导致晶体管速度增加。