公开(公告)号：US08409942B2

公开(公告)日：2013-04-02

申请号：US12914570

申请日：2010-10-28

申请人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel

发明人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel

IPC分类号： H01L21/336

CPC分类号： H01L29/7833 ,  H01L21/28105 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6659

摘要： In a replacement gate approach, a spacer may be formed in the gate opening after the removal of the placeholder material, thereby providing a superior cross-sectional shape upon forming any electrode metals in the gate opening. Moreover, the spacer may be used for reducing the gate length, while not requiring more complex gate patterning strategies.

摘要翻译： 在替代门方法中，在移除占位符材料之后，可以在闸门开口中形成间隔件，从而在门开口中形成任何电极金属时提供优异的横截面形状。 此外，间隔物可以用于减小栅极长度，而不需要更复杂的栅极图案化策略。

公开(公告)号：US08357604B2

公开(公告)日：2013-01-22

申请号：US12905501

申请日：2010-10-15

申请人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper

发明人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L21/28176 ,  H01L21/823857 ,  H01L29/517

摘要： In sophisticated semiconductor devices, different threshold voltage levels for transistors may be set in an early manufacturing stage, i.e., prior to patterning the gate electrode structures, by using multiple diffusion processes and/or gate dielectric materials. In this manner, substantially the same gate layer stacks, i.e., the same electrode materials and the same dielectric cap materials, may be used, thereby providing superior patterning uniformity when applying sophisticated etch strategies.

摘要翻译： 在复杂的半导体器件中，可以在早期制造阶段，即在通过使用多个扩散工艺和/或栅极电介质材料图案化栅极电极结构之前，将晶体管的不同阈值电压电平设置。 以这种方式，可以使用基本相同的栅极层堆叠，即相同的电极材料和相同的电介质盖材料，从而在应用复杂的蚀刻策略时提供优异的图案均匀性。

公开(公告)号：US20120292671A1

公开(公告)日：2012-11-22

申请号：US13108363

申请日：2011-05-16

申请人： Peter Baars ,  Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper

发明人： Peter Baars ,  Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper

IPC分类号： H01L21/3213 ,  H01L29/78

CPC分类号： H01L29/66772 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/78618 ,  H01L29/78687

摘要： Disclosed herein is a method of forming a semiconductor device. In one example, the method comprises forming a gate electrode structure above a semiconducting substrate and forming a plurality of spacers proximate the gate electrode structures, wherein the plurality of spacers comprises a first silicon nitride spacer positioned adjacent a sidewall of the gate electrode structure, a generally L-shaped silicon nitride spacer positioned adjacent the first silicon nitride spacer, and a silicon dioxide spacer positioned adjacent the generally L-shaped silicon nitride spacer.

摘要翻译： 本文公开了形成半导体器件的方法。 在一个示例中，该方法包括在半导体衬底之上形成栅电极结构并在栅电极结构附近形成多个间隔区，其中多个间隔物包括邻近栅电极结构的侧壁定位的第一氮化硅间隔区， 位于第一氮化硅间隔物附近的通常为L形的氮化硅间隔物，和位于大致L形的氮化硅间隔物附近的二氧化硅隔离物。

公开(公告)号：US20110210398A1

公开(公告)日：2011-09-01

申请号：US12917700

申请日：2010-11-02

申请人： Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper ,  Uwe Griebenow

发明人： Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper ,  Uwe Griebenow

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/28123 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/7833

摘要： In sophisticated semiconductor devices, a replacement gate approach may be applied, in which a channel semiconductor material may be provided through the gate opening prior to forming the gate dielectric material and the electrode metal. In this manner, specific channel materials may be provided in a late manufacturing stage for different transistor types, thereby providing superior transistor performance and superior flexibility in adjusting the electronic characteristics of the transistors.

摘要翻译： 在复杂的半导体器件中，可以应用替代栅极方法，其中可以在形成栅极电介质材料和电极金属之前通过栅极开口提供沟道半导体材料。 以这种方式，可以在后期制造阶段为不同的晶体管类型提供特定的沟道材料，从而在调整晶体管的电子特性方面提供优异的晶体管性能和优异的灵活性。

公开(公告)号：US20110210389A1

公开(公告)日：2011-09-01

申请号：US13006048

申请日：2011-01-13

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66545 ,  H01L29/1037 ,  H01L29/1045 ,  H01L29/4236 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/7834 ,  H01L29/7845

摘要： A buried gate electrode structures may be formed in the active regions of sophisticated transistors by providing a recess in the active region and incorporating appropriate gate materials, such as a high-k dielectric material and a metal-containing electrode material. Due to the recessed configuration, the channel length and thus the channel controllability may be increased, without increasing the overall lateral dimensions of the transistor structure.

摘要翻译： 可以通过在有源区中提供凹槽并且合并适当的栅极材料，例如高k电介质材料和含金属的电极材料，在复杂晶体管的有源区中形成掩埋栅极电极结构。 由于凹陷结构，可以增加沟道长度，从而增加沟道可控性，而不增加晶体管结构的整体横向尺寸。

公开(公告)号：US20110210380A1

公开(公告)日：2011-09-01

申请号：US12917763

申请日：2010-11-02

申请人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

发明人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

IPC分类号： H01L29/772 ,  H01L21/60

CPC分类号： H01L21/823425 ,  H01L21/76897 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823475 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, the contact structure may be formed on the basis of contact bars formed in a lower portion of an interlayer dielectric material, which may then be contacted by contact elements having reduced lateral dimensions so as to preserve a desired low overall fringing capacitance. The concept of contact bars of reduced height level may be efficiently combined with sophisticated replacement gate approaches.

摘要翻译： 在复杂的半导体器件中，接触结构可以基于形成在层间电介质材料的下部中的接触棒形成，然后可以将具有减小的横向尺寸的接触元件接触，以便保持期望的低总体边缘电容 。 降低高度水平的接触杆的概念可以与复杂的替代门方法有效结合。

公开(公告)号：US20110127618A1

公开(公告)日：2011-06-02

申请号：US12905383

申请日：2010-10-15

申请人： Thilo Scheiper ,  Sven Beyer ,  Andy Wei ,  Jan Hoentschel

发明人： Thilo Scheiper ,  Sven Beyer ,  Andy Wei ,  Jan Hoentschel

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66651

摘要： In a P-channel transistor comprising a high-k metal gate electrode structure, a superior dopant profile may be obtained, at least in the threshold adjusting semiconductor material, such as a silicon/germanium material, by incorporating a diffusion blocking species, such as fluorine, prior to forming the threshold adjusting semiconductor material. Consequently, the drain and source extension regions may be provided with a high dopant concentration as required for obtaining the target Miller capacitance without inducing undue dopant diffusion below the threshold adjusting semiconductor material, which may otherwise result in increased leakage currents and increased risk of punch through events.

摘要翻译： 在包含高k金属栅电极结构的P沟道晶体管中，至少在阈值调节半导体材料（例如硅/锗材料）中可以通过掺入扩散阻挡物质获得优异的掺杂剂分布，例如 在形成阈值调节半导体材料之前。 因此，漏极和源极延伸区域可以被提供有高的掺杂剂浓度，以获得目标米勒电容，而不会导致低于阈值调节半导体材料的不适当的掺杂剂扩散，否则可能导致增加的漏电流和增加的穿孔风险 事件

公开(公告)号：US20110127617A1

公开(公告)日：2011-06-02

申请号：US12899676

申请日：2010-10-07

申请人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

发明人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

IPC分类号： H01L29/772 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/26586 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7848

摘要： In sophisticated transistor elements, integrity of sensitive gate materials may be enhanced while, at the same time, the lateral offset of extension regions may be reduced. To this end, at least a portion of the extension regions may be implanted at an early manufacturing stage, i.e., in the presence of a protective liner material, which may, after forming the extension regions, be patterned into a protective spacer structure used for preserving integrity of the sensitive gate electrode structure.

摘要翻译： 在复杂的晶体管元件中，可以增强敏感栅极材料的完整性，同时可以减小延伸区域的横向偏移。 为此，至少一部分延伸区域可以在早期制造阶段，即在存在保护性衬垫材料的情况下被植入，其可以在形成延伸区域之后被图案化成用于 保护敏感栅电极结构的完整性。

公开(公告)号：US20110104863A1

公开(公告)日：2011-05-05

申请号：US12894579

申请日：2010-09-30

申请人： Sven Beyer ,  Thilo Scheiper ,  Jan Hoentschel ,  Markus Lenski

发明人： Sven Beyer ,  Thilo Scheiper ,  Jan Hoentschel ,  Markus Lenski

IPC分类号： H01L21/336

CPC分类号： H01L21/28238 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/51 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7848

摘要： When forming sophisticated high-k metal gate electrode structures in an early manufacturing stage, the dielectric cap layer of the gate electrode structures may be efficiently removed on the basis of a carbon spacer element, which may thus preserve the integrity of the silicon nitride spacer structure. Thereafter, the sacrificial carbon spacer may be removed substantially without affecting other device areas, such as isolation structures, active regions and the like, which may contribute to superior process conditions during the further processing of the semiconductor device.

摘要翻译： 当在早期制造阶段形成复杂的高k金属栅电极结构时，可以基于碳间隔元件有效地去除栅电极结构的电介质盖层，这可以保持氮化硅间隔结构的完整性 。 此后，可以基本上除去牺牲碳隔离物而不影响其它器件区域，例如隔离结构，有源区等，这可能有助于在半导体器件的进一步处理期间优良的工艺条件。

公开(公告)号：US08916433B2

公开(公告)日：2014-12-23

申请号：US13406869

申请日：2012-02-28

申请人： Thilo Scheiper ,  Peter Baars ,  Sven Beyer

发明人： Thilo Scheiper ,  Peter Baars ,  Sven Beyer

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L21/76 ,  H01L21/461 ,  H01L21/8234 ,  H01L21/28 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78 ,  H01L29/10 ,  H01L21/762

CPC分类号： H01L21/823878 ,  H01L21/28123 ,  H01L21/76232 ,  H01L21/823425 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/78 ,  H01L29/7848

摘要： When forming high-k metal gate electrode structures in an early manufacturing stage, integrity of an encapsulation and, thus, integrity of sensitive gate materials may be improved by reducing the surface topography of the isolation regions. To this end, a dielectric cap layer of superior etch resistivity is provided in combination with the conventional silicon dioxide material.

摘要翻译： 当在早期制造阶段形成高k金属栅电极结构时，可以通过减小隔离区的表面形貌来改善封装的完整性，从而改善敏感栅极材料的完整性。 为此，与传统的二氧化硅材料组合提供了具有优良蚀刻电阻率的电介质盖层。