公开(公告)号：US20100279450A1

公开(公告)日：2010-11-04

申请号：US12835874

申请日：2010-07-14

申请人： Kuo-Lung Fang ,  Hsiang-Lin Lin ,  Han-Tu Lin

发明人： Kuo-Lung Fang ,  Hsiang-Lin Lin ,  Han-Tu Lin

IPC分类号： H01L21/28

CPC分类号： H01L27/1288 ,  H01L27/124

摘要： An active device array substrate and its fabricating method are provided. According to the subject invention, the elements of an array substrate such as the thin film transistors, gate lines, gate pads, data lines, data pads and storage electrodes, are provided by forming a patterned first metal layer, an insulating layer, a patterned semiconductor layer and a patterned metal multilayer. Furthermore, the subject invention uses the means of selectively etching certain layers. Using the aforesaid means, the array substrate of the subject invention has some layers with under-cut structures, and thus, the number of the time-consuming and complicated mask etching process involved in the production of an array substrate can be reduced. The subject invention provides a relatively simple and time-saving method for producing an array substrate.

摘要翻译： 提供一种有源器件阵列衬底及其制造方法。 根据本发明，诸如薄膜晶体管，栅极线，栅极焊盘，数据线，数据焊盘和存储电极之类的阵列基板的元件通过形成图案化的第一金属层，绝缘层，图案化 半导体层和图案化金属多层。 此外，本发明使用选择性蚀刻某些层的方法。 使用上述方法，本发明的阵列基板具有一些具有欠切割结构的层，因此可以减少在阵列基板的制造中涉及的耗时且复杂的掩模蚀刻工艺的数量。 本发明提供了用于制造阵列基板的相对简单且省时的方法。

公开(公告)号：US07754547B2

公开(公告)日：2010-07-13

申请号：US12102027

申请日：2008-04-14

申请人： Wei-Sheng Yu ,  Kuo-Lung Fang ,  Hsiang-Lin Lin ,  Hsien-Chieh Tseng ,  Han-Tu Lin

发明人： Wei-Sheng Yu ,  Kuo-Lung Fang ,  Hsiang-Lin Lin ,  Hsien-Chieh Tseng ,  Han-Tu Lin

IPC分类号： H01L21/00

CPC分类号： H01L27/124 ,  H01L27/1248 ,  H01L27/1288

摘要： An active matrix array structure, disposed on a substrate, includes a first patterned conductive layer, a patterned gate insulating layer, a patterned semiconductor layer, a second patterned conductive layer, a patterned overcoat layer and a transparent conductive layer. The patterned gate insulating layer has first openings that expose a part of the first patterned conductive layer. The patterned semiconductor layer is disposed on the patterned gate insulating layer. The second patterned conductive layer is disposed on the patterned semiconductor layer. The patterned overcoat layer has second openings that expose a part of the first patterned conductive layer and a part of the second patterned conductive layer. The transparent conductive layer is completely disposed on the substrate. The transparent conductive layer disposed in the first openings and the second openings is broken off at a position that is in between the substrate and the patterned overcoat layer.

摘要翻译： 设置在基板上的有源矩阵阵列结构包括第一图案化导电层，图案化栅极绝缘层，图案化半导体层，第二图案化导电层，图案化外涂层和透明导电层。 图案化栅极绝缘层具有暴露第一图案化导电层的一部分的第一开口。 图案化的半导体层设置在图案化的栅极绝缘层上。 第二图案化导电层设置在图案化的半导体层上。 图案化的外涂层具有暴露第一图案化导电层的一部分和第二图案化导电层的一部分的第二开口。 透明导电层完全设置在基板上。 设置在第一开口和第二开口中的透明导电层在基板和图案化外涂层之间的位置处断开。

公开(公告)号：US20100055853A1

公开(公告)日：2010-03-04

申请号：US12617712

申请日：2009-11-12

申请人： Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Kuo-Lung Fang ,  Chia-Chi Tsai

发明人： Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Kuo-Lung Fang ,  Chia-Chi Tsai

IPC分类号： H01L21/336

CPC分类号： H01L27/1248 ,  H01L27/1288

摘要： A method for manufacturing a pixel structure is provided. A gate and a gate insulating layer are sequentially formed on a substrate. A semiconductor layer and a second metal layer are sequentially formed on the gate insulating layer. The semiconductor layer and the second metal layer are patterned to form a channel layer, a source and a drain by using a patterned photoresist layer formed thereon, wherein the source and drain are disposed on a portion of the channel layer. The gate, channel, source and drain form a thin film transistor. A passivation layer is formed on the patterned photoresist layer, the gate insulating layer and the thin film transistor. Then, the patterned photoresist layer is removed, such that the passivation layer thereon is removed simultaneously to form a patterned passivation layer and the drain is exposed. A pixel electrode is formed on the patterned passivation layer and the drain.

摘要翻译： 提供了一种用于制造像素结构的方法。 栅极和栅极绝缘层依次形成在基板上。 半导体层和第二金属层依次形成在栅极绝缘层上。 通过使用形成在其上的图案化光致抗蚀剂层，将半导体层和第二金属层图案化以形成沟道层，源极和漏极，其中源极和漏极设置在沟道层的一部分上。 栅极，沟道，源极和漏极形成薄膜晶体管。 在图案化的光致抗蚀剂层，栅极绝缘层和薄膜晶体管上形成钝化层。 然后，去除图案化的光致抗蚀剂层，使得其上的钝化层被同时去除以形成图案化的钝化层，并且漏极被暴露。 在图案化的钝化层和漏极上形成像素电极。

公开(公告)号：US20100051954A1

公开(公告)日：2010-03-04

申请号：US12591019

申请日：2009-11-05

申请人： Han-Tu Lin ,  Chien-Hung Chen

发明人： Han-Tu Lin ,  Chien-Hung Chen

IPC分类号： H01L33/00 ,  H01L31/0224

CPC分类号： H01L27/1288 ,  H01L27/1214

摘要： A method for manufacturing a pixel structure is provided. First, a first mask process is performed to form a patterned first metal layer on a substrate, wherein the patterned first metal layer includes a gate. Next, a second mask process is performed to form a patterned insulating layer and a patterned semiconductor layer over the gate, wherein the patterned insulating layer is disposed on the patterned first metal layer, and the patterned semiconductor layer is disposed on the patterned insulating layer. Then, a third mask process is performed to define a thin film transistor (TFT) and a pixel electrode connected thereto and to form a passivation layer to cover the TFT.

摘要翻译： 提供了一种用于制造像素结构的方法。 首先，执行第一掩模处理以在基板上形成图案化的第一金属层，其中图案化的第一金属层包括栅极。 接下来，执行第二掩模处理以在栅极上形成图案化绝缘层和图案化半导体层，其中图案化绝缘层设置在图案化的第一金属层上，并且图案化的半导体层设置在图案化的绝缘层上。 然后，执行第三掩模处理以限定连接到其上的薄膜晶体管（TFT）和像素电极，并形成覆盖TFT的钝化层。

公开(公告)号：US20090148972A1

公开(公告)日：2009-06-11

申请号：US12105279

申请日：2008-04-18

申请人： Kuo-Lung Fang ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Shiun-Chang Jan ,  Chia-Chi Tsai

发明人： Kuo-Lung Fang ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Shiun-Chang Jan ,  Chia-Chi Tsai

IPC分类号： H01L21/00

CPC分类号： H01L27/1248 ,  H01L27/1255 ,  H01L27/1288

摘要： A method for fabricating a pixel structure includes following steps. First, a substrate is provided. Next, a first conductive layer is formed on the substrate. Next, a first shadow mask is disposed over the first conductive layer. Next, a laser is applied through the first shadow mask to irradiate the first conductive layer to form a gate. Next, a gate dielectric layer is formed on the substrate to cover the gate. After that, a channel layer, a source and a drain are simultaneously formed on the gate dielectric layer over the gate, wherein the gate, the channel layer, the source and the drain together form a thin film transistor. A patterned passivation layer is formed on the thin film transistor and the patterned passivation layer exposes a part of the drain. Furthermore, a pixel electrode electrically connecting to the drain is formed.

摘要翻译： 一种用于制造像素结构的方法包括以下步骤。 首先，提供基板。 接下来，在基板上形成第一导电层。 接下来，在第一导电层上设置第一荫罩。 接下来，通过第一荫罩施加激光以照射第一导电层以形成栅极。 接下来，在基板上形成栅电介质层以覆盖栅极。 之后，沟道层，源极和漏极同时形成在栅极上的栅极电介质层上，其中栅极，沟道层，源极和漏极一起形成薄膜晶体管。 图案化的钝化层形成在薄膜晶体管上，并且图案化的钝化层露出一部分漏极。 此外，形成电连接到漏极的像素电极。

公开(公告)号：US20090101902A1

公开(公告)日：2009-04-23

申请号：US12076297

申请日：2008-03-17

申请人： Han-Tu Lin ,  Chien-Hung Chen ,  Shiun-Chang Jan

发明人： Han-Tu Lin ,  Chien-Hung Chen ,  Shiun-Chang Jan

IPC分类号： H01L33/00 ,  H01L21/00

CPC分类号： H01L27/1288 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/1255

摘要： A substrate comprising a thin-film-transistor (TFT) region, a pixel region, a gate-line region and a data-line region is provided. A transparent conductive layer and a first metal layer are orderly formed on the substrate. A conductive stack layer is formed within each of the TFT/pixel/gate-line regions and the end of the data-line region. Next, a first insulating layer and a semiconductor layer are orderly formed, and a patterned first insulating layer and a patterned semiconductor layer are formed above the conductive stack layer within the TFT region. Then, a second metal layer and a first photoresist layer are respectively formed. Afterwards, the second and the first metal layers are patterned by using the first photoresist layer as a photomask. Finally, the first photoresist layer is reflowed by heat, and part of the reflowed first photoresist layer covers a channel formed within the TFT region.

摘要翻译： 提供了包括薄膜晶体管（TFT）区域，像素区域，栅极线区域和数据线区域的衬底。 在衬底上有序地形成透明导电层和第一金属层。 在每个TFT /像素/栅极线区域和数据线区域的末端中形成导电堆叠层。 接下来，有序地形成第一绝缘层和半导体层，并且在TFT区域内的导电堆叠层的上方形成图案化的第一绝缘层和图案化半导体层。 然后，分别形成第二金属层和第一光致抗蚀剂层。 之后，通过使用第一光致抗蚀剂层作为光掩模来对第二和第一金属层进行构图。 最后，第一光致抗蚀剂层通过热回流，并且回流的第一光致抗蚀剂层的一部分覆盖形成在TFT区域内的沟道。

公开(公告)号：US20090087954A1

公开(公告)日：2009-04-02

申请号：US12017342

申请日：2008-01-22

申请人： Han-Tu Lin ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Chia-Chi Tsai

发明人： Han-Tu Lin ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Chia-Chi Tsai

IPC分类号： H01L21/00

CPC分类号： H01L27/14692 ,  H01L27/124 ,  H01L27/1288

摘要： A method for fabricating a pixel structure using a laser ablation process is provided. This fabrication method forms a gate, a channel layer, a source, a drain, a passivation layer, and a pixel electrode sequentially by using a laser ablation process. Particularly, the fabrication method is not similar to a photolithography and etching process, so as to reduce the complicated photolithography and etching processes, such as spin coating process, soft-bake, hard-bake, exposure, developing, etching, and stripping. Therefore, the fabrication method simplifies the process and thus reduces the fabrication cost.

摘要翻译： 提供了一种使用激光烧蚀工艺制造像素结构的方法。 该制造方法通过使用激光烧蚀工艺依次形成栅极，沟道层，源极，漏极，钝化层和像素电极。 特别地，制造方法与光刻和蚀刻工艺不同，从而减少旋涂，软烘烤，硬烘烤，曝光，显影，蚀刻和剥离等复杂的光刻和蚀刻工艺。 因此，制造方法简化了工艺，从而降低了制造成本。

公开(公告)号：US20090053861A1

公开(公告)日：2009-02-26

申请号：US12040914

申请日：2008-03-02

申请人： Chin-Yueh Liao ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Chia-Chi Tsai

发明人： Chin-Yueh Liao ,  Chih-Chun Yang ,  Ming-Yuan Huang ,  Han-Tu Lin ,  Chih-Hung Shih ,  Ta-Wen Liao ,  Chia-Chi Tsai

IPC分类号： H01L21/336

CPC分类号： H01L27/1288 ,  H01L27/1214

摘要： A method for fabricating a pixel structure is provided. A substrate is provided, and a gate is formed on the substrate. A gate dielectric layer covering the gate is formed on the substrate. A semiconductor layer is formed on the gate dielectric layer. A first shadow mask exposing parts of the semiconductor layer is provided above the semiconductor layer. A laser is irradiated on the semiconductor layer through the first shadow mask to remove parts of semiconductor layer and form a channel layer. A source and a drain are respectively formed on the channel layer at both sides of the gate. A patterned passivation layer which covers the channel layer and exposes the drain is formed. A conductive layer is formed to cover the patterned passivation layer and the drain. The conductive layer is automatically patterned by the patterned passivation layer to form a pixel electrode.

摘要翻译： 提供了一种用于制造像素结构的方法。 提供衬底，并且在衬底上形成栅极。 在基板上形成覆盖栅极的栅介质层。 在栅极电介质层上形成半导体层。 暴露半导体层的部分的第一荫罩设置在半导体层的上方。 通过第一荫罩将激光照射在半导体层上，以除去半导体层的一部分并形成沟道层。 源极和漏极分别形成在栅极两侧的沟道层上。 形成覆盖沟道层并露出漏极的图案化钝化层。 形成导电层以覆盖图案化的钝化层和漏极。 导电层由图形化的钝化层自动图案化以形成像素电极。

公开(公告)号：US07378303B2

公开(公告)日：2008-05-27

申请号：US11467940

申请日：2006-08-29

申请人： Chih-Hung Shih ,  Ta-Wen Liao ,  Han-Tu Lin ,  Feng-Yuan Gan

发明人： Chih-Hung Shih ,  Ta-Wen Liao ,  Han-Tu Lin ,  Feng-Yuan Gan

IPC分类号： H01L21/84

CPC分类号： H01L29/66765 ,  H01L29/458

摘要： A method for fabricating a thin film transistor is provided. A conductive layer is formed on a substrate. A patterned mask is formed on the conductive layer to cover a predetermined thin film transistor (TFT) area, and at least one portion of the conductive layer exposed by the patterned mask are removed. A laser is applied to form a laser hole in the patterned mask to expose a portion of the conductive layer and the laser hole substantially corresponds to a channel region of the predetermined TFT area. The exposed conductive layer is etched to form source and drain electrodes on opposite sides of the channel region.

摘要翻译： 提供一种制造薄膜晶体管的方法。 在基板上形成导电层。 在导电层上形成图案化掩模以覆盖预定的薄膜晶体管（TFT）区域，并且去除由图案化掩模暴露的导电层的至少一部分。 施加激光以在图案化掩模中形成激光孔，以暴露导电层的一部分，并且激光孔基本对应于预定TFT区域的沟道区域。 蚀刻暴露的导电层以在沟道区域的相对侧上形成源极和漏极。

公开(公告)号：US07289183B2

公开(公告)日：2007-10-30

申请号：US11219718

申请日：2005-09-07

申请人： Feng-Yuan Gan ,  Han-Tu Lin ,  Kuo-Yuan Tu

发明人： Feng-Yuan Gan ,  Han-Tu Lin ,  Kuo-Yuan Tu

IPC分类号： G02F1/1343 ,  B32B3/00

CPC分类号： C23C14/185 ,  B32B15/00 ,  C03C17/36 ,  C03C17/3607 ,  C03C17/3618 ,  C03C17/3626 ,  C03C17/3649 ,  C03C17/3671 ,  C23C14/024 ,  C23C14/0641 ,  G02F1/136286 ,  H01L27/124 ,  H01L29/4908 ,  H05K1/0306 ,  H05K3/388 ,  Y10S438/974 ,  Y10T428/24917 ,  Y10T428/24926

摘要： A copper conducting wire structure is for use in the thin-film-transistor liquid crystal display (LCD) device. The copper conducting wire structure includes at least a buffer layer and a copper layer. A fabricating method of the copper conducting wire structure includes the following steps. At first, a glass substrate is provided. Next, the buffer layer is formed on the glass substrate. The buffer layer is comprised of a copper nitride. At last, the copper layer is formed on the buffer layer.

摘要翻译： 铜导线结构用于薄膜晶体管液晶显示（LCD）装置。 铜导线结构至少包括缓冲层和铜层。 铜导线结构的制造方法包括以下步骤。 首先，提供玻璃基板。 接着，在玻璃基板上形成缓冲层。 缓冲层由氮化铜组成。 最后，在缓冲层上形成铜层。