公开(公告)号：US06175160B1

公开(公告)日：2001-01-16

申请号：US09227983

申请日：1999-01-08

申请人： Mario Paniccia ,  Edward Burton

发明人： Mario Paniccia ,  Edward Burton

IPC分类号： H01L2348

CPC分类号： H01L25/18 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2225/06586 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2224/29099 ,  H01L2224/05599

摘要： A flip-chip with an on-chip cache memory device. The flip-chip includes a semiconductor substrate having first and second opposing surfaces with circuit elements formed within the first surface. A plurality of raised bump contacts are located on the first surface and connected to the circuit elements. Additionally, a plurality of electrical interconnects are located on the second surface and connected to the circuit elements. A cache memory device is electrically coupled to the plurality of electrical interconnects located on the second surface.

摘要翻译： 具有片上缓存存储器件的倒装芯片。 倒装芯片包括具有形成在第一表面内的电路元件的第一和第二相对表面的半导体衬底。 多个突出的凸起触头位于第一表面上并连接到电路元件。 另外，多个电互连位于第二表面上并连接到电路元件。 高速缓冲存储器件电耦合到位于第二表面上的多个电互连。

公开(公告)号：US20100169692A1

公开(公告)日：2010-07-01

申请号：US12653906

申请日：2009-12-21

申请人： Edward Burton

发明人： Edward Burton

IPC分类号： G06F1/00 ,  G06F11/30

CPC分类号： G06F1/26

摘要： A central processing unit (CPU) is disclosed. The CPU includes two or more processing cores and a power control unit to regulate voltage applied to the CPU based upon the number of processing cores that are active.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括两个或多个处理核心和功率控制单元，用于根据活动的处理核心的数量来调节施加到CPU的电压。

公开(公告)号：US07506184B2

公开(公告)日：2009-03-17

申请号：US11431739

申请日：2006-05-09

申请人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Doug Huard ,  Dave Perchlik

发明人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Doug Huard ,  Dave Perchlik

IPC分类号： G06F1/00 ,  H02J3/32 ,  G05F1/00

CPC分类号： G06F1/28 ,  Y10T307/511

摘要： A method and apparatus for current detection for microelectronic devices using source-switched sensors. An embodiment of a current detector for a microelectronic device includes a first voltage sensor and a second voltage sensor. The first voltage sensor is to measure a first voltage of the microelectronic device during a first time period and a second voltage of the microelectronic device during a second time period. The second voltage sensor is to measure the second voltage during the first time period and the first voltage during the second time period. A voltage value is equal to the sum of the first voltage measured by the first sensor plus the first voltage measured by the second sensor, minus the sum of the second voltage measured by the first sensor plus the second voltage measured by the second sensor. Other embodiments are also described and claimed.

摘要翻译： 一种使用光源开关传感器的微电子器件的电流检测方法和装置。 用于微电子器件的电流检测器的实施例包括第一电压传感器和第二电压传感器。 第一电压传感器是在第一时间段期间测量微电子器件的第一电压以及在第二时间段期间测量微电子器件的第二电压。 第二电压传感器是在第一时间段期间测量第二电压和在第二时间段期间测量第一电压。 电压值等于由第一传感器加上由第二传感器测量的第一电压的第一电压与由第一传感器测量的第二电压加第二传感器测量的第二电压之和的总和。 还描述和要求保护其他实施例。

公开(公告)号：US20070273450A1

公开(公告)日：2007-11-29

申请号：US11431256

申请日：2006-05-09

申请人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Douglas Huard

发明人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Douglas Huard

IPC分类号： H03K3/03

CPC分类号： H03K3/0315 ,  G01R19/0084 ,  H03K5/19

摘要： A method and an apparatus to sense supply voltage have been disclosed. In one embodiment, the apparatus includes a resistor having a first end and a second end, the first end coupled to a voltage supply and a ring oscillator sensor coupled between the second end of the resistor and ground, the ring oscillator sensor having an output coupled to a computational element. Other embodiments have been claimed and described.

摘要翻译： 已经公开了一种感测电源电压的方法和装置。 在一个实施例中，该装置包括具有第一端和第二端的电阻器，第一端耦合到电压源和耦合在电阻器的第二端和地之间的环形振荡器传感器，环形振荡器传感器具有输出耦合 到计算元素。 已经要求和描述了其它实施例。

公开(公告)号：US20070262132A1

公开(公告)日：2007-11-15

申请号：US11434451

申请日：2006-05-12

申请人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Douglas Huard ,  Jeremy Shrall ,  Arun Ramadorai ,  Benson Inkley ,  Martin Chang

发明人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Douglas Huard ,  Jeremy Shrall ,  Arun Ramadorai ,  Benson Inkley ,  Martin Chang

IPC分类号： G06F17/00

CPC分类号： G06F1/26

摘要： Methods and apparatuses provide voltage regulation for a processor. Control or configuration parameters for a voltage regulator (VR) are provided digitally over a configuration bus to a VR controller. The parameters may be provided directly from a storage element, or via a processing element or processor core. Based in whole or in part on the parameters, the VR controller provides an output control signal to affect a power output from a power converter to the processing element. In one embodiment, the VR controller is integrated onto the same IC as the processing element.

摘要翻译： 方法和装置为处理器提供电压调节。 电压调节器（VR）的控制或配置参数通过配置总线以数字方式提供给VR控制器。 参数可以直接从存储元件提供，或者经由处理元件或处理器核心提供。 VR控制器完全或部分地基于参数提供输出控制信号，以影响从功率转换器到处理元件的功率输出。 在一个实施例中，VR控制器被集成到与处理元件相同的IC上。

公开(公告)号：US20070260898A1

公开(公告)日：2007-11-08

申请号：US11416534

申请日：2006-05-03

申请人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Doug Huard

发明人： Edward Burton ,  Robert Greiner ,  Anant Deval ,  Doug Huard

IPC分类号： G06F1/00

CPC分类号： H02M3/1584 ,  H02M2001/0032 ,  Y02B70/16

摘要： A system is disclosed. The system includes a central processing unit (CPU) to operate in one or more low power sleep states, and a power converter. The power converter includes phase inductors; and one or more power switches to drive the phase inductors. The one or more power switches are deactivated during the CPU sleep state.

摘要翻译： 公开了一种系统。 该系统包括在一个或多个低功率睡眠状态下操作的中央处理单元（CPU）和功率转换器。 功率转换器包括相电感; 以及用于驱动相电感器的一个或多个电源开关。 在CPU休眠状态期间，一个或多个电源开关被禁用。

公开(公告)号：US20070023878A1

公开(公告)日：2007-02-01

申请号：US11193276

申请日：2005-07-29

申请人： Edward Burton

发明人： Edward Burton

IPC分类号： H01L23/495

CPC分类号： G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  H01L23/50 ,  H01L24/02 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  Y02D10/126 ,  Y02D10/172 ,  Y10T307/944

摘要： In some embodiments a semiconductor device is described that includes, on a single die, both a functional circuit and a power-gating circuit. The power-gating circuit may be used to control the power delivered to core circuit elements on the semiconductor device. The power may be provided to and possibly from the power-gating circuit using underutilized die connection elements. Other embodiments are otherwise disclosed herein.

摘要翻译： 在一些实施例中，描述了在单个管芯上包括功能电路和功率门控电路的半导体器件。 功率门控电路可以用于控制传送到半导体器件上的核心电路元件的功率。 功率可以使用未充分利用的管芯连接元件提供给并且可能来自电源门控电路。 其他实施例在此另外公开。

公开(公告)号：US20050146361A1

公开(公告)日：2005-07-07

申请号：US10750320

申请日：2003-12-31

申请人： Edward Burton ,  Paul Madland

发明人： Edward Burton ,  Paul Madland

IPC分类号： G06F1/04 ,  H03B19/00

CPC分类号： G06F1/04

摘要： An apparatus includes a substrate, a target timing circuit, a leakage timing circuit, and a control unit. The target timing circuit and the leakage timing circuits are formed on the substrate. The target timing circuit has a target timing circuit frequency related to a target frequency. The leakage timing circuit has a leakage timing circuit frequency related to a leakage current. The control unit maintains a substantially constant ratio between the target timing circuit frequency and the leakage timing circuit frequency. A method includes generating a first signal related to a target circuit frequency, generating a second signal related to a leakage current, and adjusting a control signal applied to a substrate to maintain a substantially constant frequency ratio between a first signal and the second signal.

摘要翻译： 一种装置包括基板，目标定时电路，泄漏定时电路和控制单元。 目标定时电路和泄漏定时电路形成在基板上。 目标定时电路具有与目标频率相关的目标定时电路频率。 泄漏定时电路具有与漏电流相关的泄漏定时电路频率。 控制单元在目标定时电路频率和泄漏定时电路频率之间保持基本恒定的比率。 一种方法包括产生与目标电路频率相关的第一信号，产生与漏电流相关的第二信号，以及调整施加到衬底的控制信号，以保持第一信号和第二信号之间基本恒定的频率比。

公开(公告)号：US20050143010A1

公开(公告)日：2005-06-30

申请号：US10750584

申请日：2003-12-31

申请人： Edward Burton

发明人： Edward Burton

IPC分类号： G06F11/24 ,  H04B17/00

CPC分类号： G06F11/24

摘要： An integrated circuit distribution and upgrade method, and systems/devices to practice various aspects of the method are described herein.

摘要翻译： 本文描述了集成电路分配和升级方法以及用于实践该方法的各个方面的系统/设备。

公开(公告)号：US08397090B2

公开(公告)日：2013-03-12

申请号：US11636425

申请日：2006-12-08

申请人： Stephen H. Gunther ,  Edward Burton ,  Anant Deval ,  Stephan Jourdan ,  Robert Greiner ,  Mike Cornaby

发明人： Stephen H. Gunther ,  Edward Burton ,  Anant Deval ,  Stephan Jourdan ,  Robert Greiner ,  Mike Cornaby

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/172

摘要： Methods and apparatus to operate various logic blocks of an integrated circuit (IC) at independent voltages are described. In one embodiment, supply of power to one or more domains in an IC is adjusted based on an indication that power consumption by components of the corresponding domain is to be modified. Other embodiments are also described.

摘要翻译： 描述以独立电压操作集成电路（IC）的各种逻辑块的方法和装置。 在一个实施例中，基于对相应域的组件的功率消耗进行修改的指示来调整对IC中的一个或多个域的功率供给。 还描述了其它实施例。