公开(公告)号：US06211035B1

公开(公告)日：2001-04-03

申请号：US09392988

申请日：1999-09-09

申请人： Theodore S. Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin F. Gaynor ,  Stephen R. Gilbert ,  Francis Celii ,  Scott R. Summerfelt ,  Luigi Colombo

发明人： Theodore S. Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin F. Gaynor ,  Stephen R. Gilbert ,  Francis Celii ,  Scott R. Summerfelt ,  Luigi Colombo

IPC分类号： H01L2120

CPC分类号： H01L27/11502 ,  H01L21/0332 ,  H01L21/31116 ,  H01L21/31144 ,  H01L27/10852 ,  H01L27/11507 ,  H01L28/55

摘要： A via etch to contact a capacitor with ferroelectric between electrodes together with dielectric on an insulating diffusion barrier includes two-step etch with F-based dielectric etch and Cl- and F-based barrier etch.

摘要翻译： 在电极之间与电介质之间的电介质与绝缘扩散阻挡层之间的电介质接触电容器的通孔蚀刻包括基于F的电介质蚀刻和基于Cl和F的势垒蚀刻的两步蚀刻。

公开(公告)号：US07531400B2

公开(公告)日：2009-05-12

申请号：US11556480

申请日：2006-11-03

申请人： Mark Visokay ,  Luigi Colombo

发明人： Mark Visokay ,  Luigi Colombo

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/823835

摘要： Semiconductor devices and fabrication methods are presented, in which transistor gate structures are created using doped metal silicide materials. Upper and lower metal silicides are formed above a gate dielectric, wherein the lower metal silicide is doped with n-type impurities for NMOS gates and with p-type impurities for PMOS gates, and wherein a silicon may, but need not be formed between the upper and lower metal silicides. The lower metal silicide can be deposited directly, or may be formed through reaction of deposited metal and poly-silicon, and the lower silicide can be doped by diffusion or implantation, before or after gate patterning.

摘要翻译： 提出了半导体器件和制造方法，其中使用掺杂的金属硅化物材料制造晶体管栅极结构。 上和下金属硅化物形成在栅极电介质上方，其中下部金属硅化物掺杂用于NMOS栅极的n型杂质和用于PMOS栅极的p型杂质，并且其中硅可以但不必形成在 上下金属硅化物。 可以直接沉积下金属硅化物，或者可以通过沉积的金属和多晶硅的反应形成下部金属硅化物，并且可以在栅极图案化之前或之后通过扩散或注入掺杂下硅化物。

公开(公告)号：US20070059872A1

公开(公告)日：2007-03-15

申请号：US11556480

申请日：2006-11-03

申请人： Mark Visokay ,  Luigi Colombo

发明人： Mark Visokay ,  Luigi Colombo

IPC分类号： H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/823835

摘要： Semiconductor devices and fabrication methods are presented, in which transistor gate structures are created using doped metal silicide materials. Upper and lower metal silicides are formed above a gate dielectric, wherein the lower metal silicide is doped with n-type impurities for NMOS gates and with p-type impurities for PMOS gates, and wherein a silicon may, but need not be formed between the upper and lower metal silicides. The lower metal silicide can be deposited directly, or may be formed through reaction of deposited metal and poly-silicon, and the lower silicide can be doped by diffusion or implantation, before or after gate patterning.

摘要翻译： 提出了半导体器件和制造方法，其中使用掺杂的金属硅化物材料制造晶体管栅极结构。 上和下金属硅化物形成在栅极电介质上方，其中下部金属硅化物掺杂用于NMOS栅极的n型杂质和用于PMOS栅极的p型杂质，并且其中硅可以但不必形成在 上下金属硅化物。 可以直接沉积下金属硅化物，或者可以通过沉积的金属和多晶硅的反应形成下部金属硅化物，并且可以在栅极图案化之前或之后通过扩散或注入掺杂下硅化物。

公开(公告)号：US20050227378A1

公开(公告)日：2005-10-13

申请号：US11145663

申请日：2005-06-06

申请人： Theodore Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin Gaynor ,  Stephen Gilbert ,  Francis Celii ,  Scott Summerfelt ,  Luigi Colombo

发明人： Theodore Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin Gaynor ,  Stephen Gilbert ,  Francis Celii ,  Scott Summerfelt ,  Luigi Colombo

IPC分类号： H01L21/02 ,  H01L21/311 ,  H01L21/768 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/108 ,  H01L27/115

CPC分类号： H01L27/11502 ,  H01L21/31116 ,  H01L21/76895 ,  H01L27/10811 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/11507 ,  H01L28/55

摘要： A via etch to contact a capacitor with ferroelectric between electrodes together with dielectric on an insulating diffusion barrier includes two-step etch with F-based dielectric etch and Cl- and F-based barrier etch.

公开(公告)号：US20050023623A1

公开(公告)日：2005-02-03

申请号：US10928036

申请日：2004-08-27

申请人： Mark Visokay ,  Antonio Rotondaro ,  Luigi Colombo

发明人： Mark Visokay ,  Antonio Rotondaro ,  Luigi Colombo

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/423 ,  H01L29/51 ,  H01L21/8234 ,  H01L29/76 ,  H01L31/062

CPC分类号： H01L21/28185 ,  H01L21/28114 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/823857 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

摘要： A MOSFET structure with high-k gate dielectrics for silicon or metal gates with gate dielectric liquid-based oxidation surface treatments prior to gate material deposition and gate formation.

摘要翻译： 在栅极材料沉积和栅极形成之前，具有用于硅或金属栅极的高k栅极电介质的MOSFET结构，其具有基于栅介质液体的氧化表面处理。

公开(公告)号：US07361599B2

公开(公告)日：2008-04-22

申请号：US11145663

申请日：2005-06-06

申请人： Theodore S. Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin F. Gaynor ,  Stephen R. Gilbert ,  Francis Celii ,  Scott R. Summerfelt ,  Luigi Colombo

发明人： Theodore S. Moise ,  Guoqiang Xing ,  Mark Visokay ,  Justin F. Gaynor ,  Stephen R. Gilbert ,  Francis Celii ,  Scott R. Summerfelt ,  Luigi Colombo

IPC分类号： H01L21/302

CPC分类号： H01L27/11502 ,  H01L21/31116 ,  H01L21/76895 ,  H01L27/10811 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/11507 ,  H01L28/55

摘要： A via etch to contact a capacitor with ferroelectric between electrodes together with dielectric on an insulating diffusion barrier includes two-step etch with F-based dielectric etch and Cl- and F-based barrier etch.

摘要翻译： 在电极之间与电介质之间的电介质与绝缘扩散阻挡层之间的电介质接触电容器的通孔蚀刻包括基于F的电介质蚀刻和基于Cl和F的势垒蚀刻的两步蚀刻。

公开(公告)号：US20070284676A1

公开(公告)日：2007-12-13

申请号：US11745918

申请日：2007-05-08

申请人： Husam Alshareef ,  Mark Visokay ,  Antonio Rotondaro ,  Luigi Colombo

发明人： Husam Alshareef ,  Mark Visokay ,  Antonio Rotondaro ,  Luigi Colombo

IPC分类号： H01L31/00

CPC分类号： H01L21/321 ,  H01L21/28079 ,  H01L21/823835 ,  H01L21/823842

摘要： The present invention provides a semiconductor device, a method of manufacture therefor, and a method for manufacturing an integrated circuit. The semiconductor device (100), among other possible elements, includes a first transistor (120) located over a semiconductor substrate (110), wherein the first transistor (120) has a metal gate electrode (135) having a work function, and a second transistor (160) located over the semiconductor substrate (110) and proximate the first transistor (120), wherein the second transistor (160) has a plasma altered metal gate electrode (175) having a different work function.

摘要翻译： 本发明提供一种半导体器件及其制造方法以及集成电路的制造方法。 半导体器件（100）以及其他可能的元件包括位于半导体衬底（110）上方的第一晶体管（120），其中第一晶体管（120）具有具有功函数的金属栅电极（135） 第二晶体管（160）位于半导体衬底（110）上并且靠近第一晶体管（120），其中第二晶体管（160）具有具有不同功函数的等离子体改变的金属栅电极（175）。

公开(公告)号：US07148546B2

公开(公告)日：2006-12-12

申请号：US10674771

申请日：2003-09-30

申请人： Mark Visokay ,  Luigi Colombo

发明人： Mark Visokay ,  Luigi Colombo

IPC分类号： H01L29/76

CPC分类号： H01L21/823842 ,  H01L21/823835

摘要： Semiconductor devices and fabrication methods are presented, in which transistor gate structures are created using doped metal silicide materials. Upper and lower metal silicides are formed above a gate dielectric, wherein the lower metal silicide is doped with n-type impurities for NMOS gates and with p-type impurities for PMOS gates, and wherein a silicon may, but need not be formed between the upper and lower metal silicides. The lower metal silicide can be deposited directly, or may be formed through reaction of deposited metal and poly-silicon, and the lower silicide can be doped by diffusion or implantation, before or after gate patterning.

摘要翻译： 提出了半导体器件和制造方法，其中使用掺杂的金属硅化物材料制造晶体管栅极结构。 上和下金属硅化物形成在栅极电介质上方，其中下部金属硅化物掺杂用于NMOS栅极的n型杂质和用于PMOS栅极的p型杂质，并且其中硅可以但不必形成在 上下金属硅化物。 可以直接沉积下金属硅化物，或者可以通过沉积的金属和多晶硅的反应形成下部金属硅化物，并且可以在栅极图案化之前或之后通过扩散或注入掺杂下硅化物。

公开(公告)号：US20060202300A1

公开(公告)日：2006-09-14

申请号：US11394351

申请日：2006-03-30

申请人： Mark Visokay ,  Luigi Colombo

发明人： Mark Visokay ,  Luigi Colombo

IPC分类号： H01L29/00 ,  H01L21/302

CPC分类号： H01L21/823842

摘要： Fabricating a semiconductor includes depositing a metal layer outwardly from a dielectric layer and forming a mask layer outwardly from a first portion of the metal layer. Atoms are incorporated into an exposed second portion of the metal layer to form a composition-altered portion of the metal layer. The mask layer is removed from the first portion of the metal layer and a barrier layer is deposited outwardly from the metal layer. A poly-Si layer is deposited outwardly from the barrier layer to form a semiconductor layer, where the barrier layer substantially prevents reaction of the metal layer with the poly-Si layer. The semiconductor layer is etched to form gate stacks, where each gate stack operates according to one of a plurality of work functions.

摘要翻译： 制造半导体包括从电介质层向外沉积金属层并从金属层的第一部分向外形成掩模层。 将原子并入金属层的暴露的第二部分中以形成金属层的组合物改变部分。 掩模层从金属层的第一部分去除，并且阻挡层从金属层向外沉积。 多晶硅层从阻挡层向外沉积形成半导体层，其中阻挡层基本上防止了金属层与多晶硅层的反应。 蚀刻半导体层以形成栅极堆叠，其中每个栅极堆叠根据多个功函数中的一个工作。

公开(公告)号：US20060019437A1

公开(公告)日：2006-01-26

申请号：US10897846

申请日：2004-07-23

申请人： Robert Murto ,  Luigi Colombo ,  Mark Visokay

发明人： Robert Murto ,  Luigi Colombo ,  Mark Visokay

IPC分类号： H01L21/8238

CPC分类号： H01L21/823835 ,  H01L21/823842

摘要： The present invention provides a method of manufacturing a semiconductor device. The semiconductor device (100), among other possible elements, includes a first transistor (120) located over a semiconductor substrate (110), wherein the first transistor (120) has a gate electrode (135) that includes a metal silicide layer 135a over which is located a silicon gate layer (135b) together which have a work function associated therewith, and a second transistor (125) located over the semiconductor substrate (110) and proximate the first transistor (120), wherein the second transistor (125) also includes a gate electrode (160) that includes a metal silicide layer (160a) over which is located a silicon gate layer (160b) together which have a different work function from that of the first gate electrode (135) associated therewith.

摘要翻译： 本发明提供一种制造半导体器件的方法。 除了其它可能的元件之外，半导体器件（100）包括位于半导体衬底（110）上方的第一晶体管（120），其中第一晶体管（120）具有包括金属硅化物层135a的栅电极（135） 位于硅栅极层（135b）上，其具有与其相关联的功函数;以及第二晶体管（125），位于半导体衬底（110）之上且靠近第一晶体管（120），其中第二晶体管 125）还包括栅电极（160），其包括金属硅化物层（160a），栅极电极（160a）位于硅栅极层（160b）上，其具有与第一栅电极（135）的功函数不同的功函 随之而来。