利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.029 秒)

    Method and apparatus for network services metering
    31.
    发明授权
    Method and apparatus for network services metering 有权
    网络服务计量的方法和装置

    公开(公告)号：US07908358B1

    公开(公告)日：2011-03-15

    申请号：US11396402

    申请日：2006-03-31

    申请人： Aditya K. Prasad ,  Sorin Gherman ,  Alan S. Geller ,  Rahul Singh ,  Nicholas J. Lee

    发明人： Aditya K. Prasad ,  Sorin Gherman ,  Alan S. Geller ,  Rahul Singh ,  Nicholas J. Lee

    IPC分类号： G06F15/173

    CPC分类号： G06F11/3476 ,  G06F11/3495 ,  G06F2201/875 ,  H04L67/02 ,  H04L67/22 ,  H04L67/2833 ,  H04L67/2838 ,  H04M15/00 ,  H04M15/43 ,  H04M15/44

    摘要： Method and apparatus for metering network services, for example Web services. In embodiments, a network services metering system may collect network service usage information via an add usage interface and store the usage information in a database. In one embodiment, the usage information may be partitioned into two or more partitions. Once the usage information has been aggregated and stored, the metering system may be queried to obtain usage statistics such as aggregate usage over specific time intervals. In one embodiment, a pipeline mechanism that generates and processes batches of usage information may be implemented for adding usage information to the database. The pipeline mechanism may help to reduce or eliminate redundancy and loss of usage information, and may make the metering system linearly scalable in multiple dimensions.

    摘要翻译： 用于计量网络服务的方法和装置，例如Web服务。 在实施例中，网络服务计费系统可以经由添加使用界面收集网络服务使用信息，并将使用信息存储在数据库中。 在一个实施例中，使用信息可以被划分为两个或更多个分区。 一旦汇总并存储了使用信息，可以查询计费系统以获得诸如在特定时间间隔内的聚合使用的使用统计。 在一个实施例中，可以实现生成和处理批量使用信息的管道机制，用于将使用信息添加到数据库。 管道机制可以帮助减少或消除使用信息的冗余和丢失，并且可以使计量系统在多个维度上线性地可扩展。

    Method and apparatus for automatically securing non-volatile (NV) storage in an integrated circuit
    32.
    发明授权
    Method and apparatus for automatically securing non-volatile (NV) storage in an integrated circuit 有权
    在集成电路中自动保护非易失性（NV）存储的方法和装置

    公开(公告)号：US07657722B1

    公开(公告)日：2010-02-02

    申请号：US11772136

    申请日：2007-06-30

    申请人： Edwin De Angel ,  Jorge Antonio Abullarade ,  Jean Charles Pina ,  Rahul Singh

    发明人： Edwin De Angel ,  Jorge Antonio Abullarade ,  Jean Charles Pina ,  Rahul Singh

    IPC分类号： G06F12/00

    CPC分类号： G06F21/71 ,  G11C16/22

    摘要： A method and apparatus for automatically securing non-volatile (NV) storage in an integrated circuit provides improved resistance to code copying and reverse-engineering attacks. External interfaces that provide read access to the NV storage are be disabled, for a predetermined time after a reset or other initialization signal is received. An internal lock state bit or key is checked as well as an external lock prevent indication. If the lock prevent indication is not received, or the internal lock state bit is already set, then the integrated circuit is operated under a locked condition, in which external access to the NV storage values is prevented. The lock prevent indication may be a signal provided during reset of the integrated circuit on a terminal that is used for another purpose after initialization of the integrated circuit.

    摘要翻译： 用于在集成电路中自动保护非易失性（NV）存储的方法和装置提供了改进的对代码复制和逆向工程攻击的抵抗力。 在接收到复位或其他初始化信号之后的预定时间内，禁止提供对NV存储器的读取访问的外部接口。 检查内部锁定状态位或键以及外部锁定防止指示。 如果没有接收到锁定防止指示，或内部锁定状态位已设置，则集成电路在锁定状态下运行，从而防止NV存储值的外部访问。 锁定防止指示可以是在集成电路初始化之后用于另一目的的终端上的集成电路复位期间提供的信号。

    Method and apparatus to interface video signals to a decoder to compensate for droop
    33.
    发明授权
    Method and apparatus to interface video signals to a decoder to compensate for droop 有权
    将视频信号连接到解码器以补偿下垂的方法和装置

    公开(公告)号：US07400362B1

    公开(公告)日：2008-07-15

    申请号：US11015756

    申请日：2004-12-16

    申请人： Daniel Gudmundson ,  Shyam Somayajula ,  Ahsan Habib Chowdhury ,  James A. Antone ,  Rahul Singh

    发明人： Daniel Gudmundson ,  Shyam Somayajula ,  Ahsan Habib Chowdhury ,  James A. Antone ,  Rahul Singh

    IPC分类号： H04N7/01 ,  G05F1/40

    CPC分类号： H04N5/21

    摘要： A system in which drooping of the video levels due to leakage currents and proper DC bias level is addressed by providing a charge into the video signal to offset the leakage currents and to provide DC bias. To determine the leakage current level, measurements are made measuring the voltages of the syncs and the blanking intervals. To determine the DC bias, a measurement is made of the sync. Over a series of video lines these measurements are averaged. If the average is below the desired level, a charge is provided via a current source to the incoming signal. By having the current source provide charge during each video line, droop is reduced and the proper DC bias is provided.

    摘要翻译： 通过向视频信号中提供电荷来补偿泄漏电流并提供DC偏压来解决由泄漏电流和适当的DC偏置电平引起的视频电平下降的系统。 为了确定泄漏电流电平，可以测量同步电压和消隐间隔。 为了确定直流偏置，测量同步。 通过一系列视频线对这些测量进行平均。 如果平均值低于所需的电平，则通过电流源向输入信号提供电荷。 通过使电流源在每个视频行期间提供电荷，降低下降并提供适当的DC偏压。

    Semiconductor circuit and semiconductor system
    35.
    发明授权
    Semiconductor circuit and semiconductor system 有权
    半导体电路和半导体系统

    公开(公告)号：US09503062B2

    公开(公告)日：2016-11-22

    申请号：US14339914

    申请日：2014-07-24

    申请人： Rahul Singh ,  Min-Su Kim ,  Chung-Hee Kim

    发明人： Rahul Singh ,  Min-Su Kim ,  Chung-Hee Kim

    IPC分类号： H03K3/00 ,  H03K3/037

    CPC分类号： H03K3/0375 ,  H03K3/0372

    摘要： An example embodiment discloses a flip-flop including a first inverter configured to invert first data, first and second transistors connected to each other in series and configured to receive the inverted first data and a first clock, respectively, a third transistor and a first gate configured to perform a logic operation on the first data and the first clock, the third transistor configured to receive an output of the logic operation. The second transistor and the third transistor are connected to a first node.

    摘要翻译： 示例性实施例公开了一种触发器，其包括配置为反转第一数据的第一反相器，串联连接的第一和第二晶体管，并且被配置为分别接收反相的第一数据和第一时钟，第三晶体管和第一栅极 被配置为对所述第一数据和所述第一时钟执行逻辑运算，所述第三晶体管被配置为接收所述逻辑运算的输出。 第二晶体管和第三晶体管连接到第一节点。

    Clock gating circuit
    37.
    发明授权
    Clock gating circuit 有权
    时钟门控电路

    公开(公告)号：US09059693B2

    公开(公告)日：2015-06-16

    申请号：US13834603

    申请日：2013-03-15

    申请人： Rahul Singh ,  Min-Su Kim

    发明人： Rahul Singh ,  Min-Su Kim

    IPC分类号： H03K3/037 ,  H03K3/356

    CPC分类号： H03K3/356 ,  H03K3/037 ,  H03K3/356104

    摘要： Provided is a semiconductor circuit. The semiconductor circuit includes a pulse generator which is enabled by a rising edge of a clock signal and generates a read pulse which varies depending on a voltage of a feedback node; and a sense amplifier which generates a voltage of a dynamic node and the voltage of the feedback node in accordance with a data value of an input signal using the read pulse.

    摘要翻译： 提供了一种半导体电路。 半导体电路包括由时钟信号的上升沿使能的脉冲发生器，并产生根据反馈节点的电压而变化的读取脉冲; 以及感测放大器，其根据使用读取脉冲的输入信号的数据值产生动态节点的电压和反馈节点的电压。

    DOMINO LOGIC CIRCUITS AND PIPELINED DOMINO LOGIC CIRCUITS
    39.
    发明申请
    DOMINO LOGIC CIRCUITS AND PIPELINED DOMINO LOGIC CIRCUITS 有权
    多米尼加逻辑电路和管道多米诺逻辑电路

    公开(公告)号：US20120139584A1

    公开(公告)日：2012-06-07

    申请号：US13234811

    申请日：2011-09-16

    申请人： Hyoung-Wook Lee ,  Gun-Ok Jung ,  Suhwan Kim ,  Ah-Reum Kim ,  Rahul Singh

    发明人： Hyoung-Wook Lee ,  Gun-Ok Jung ,  Suhwan Kim ,  Ah-Reum Kim ,  Rahul Singh

    IPC分类号： H03K19/096

    CPC分类号： H03K19/0966

    摘要： A domino logic circuit includes a first evaluation unit, a second evaluation unit and an output unit. The first evaluation unit precharges a first dynamic node, discharges a footer node in a first phase of a clock signal, and evaluates a plurality of input signals to determine a logic level of the first dynamic node in a second phase of the clock signal. The second evaluation unit precharges a second dynamic node in the first phase of the clock signal, and determines a logic level of the second dynamic node in response to a logic level of the footer node in the second phase of the clock signal. The output unit provides an output signal having a logic level according to levels of a first voltage of the first dynamic node and a second voltage of the second dynamic node.

    摘要翻译： 多米诺逻辑电路包括第一评估单元，第二评估单元和输出单元。 第一评估单元对第一动态节点进行预充电，在时钟信号的第一阶段放电页脚节点，并且评估多个输入信号以在时钟信号的第二阶段中确定第一动态节点的逻辑电平。 第二评估单元在时钟信号的第一阶段中对第二动态节点进行预充电，并且响应于时钟信号的第二阶段中的页脚节点的逻辑电平来确定第二动态节点的逻辑电平。 输出单元提供具有根据第一动态节点的第一电压的电平和第二动态节点的第二电压的逻辑电平的输出信号。