公开(公告)号：US06873543B2

公开(公告)日：2005-03-29

申请号：US10448574

申请日：2003-05-30

申请人： Kenneth Kay Smith ,  Andrew VanBrocklin ,  Peter Fricke ,  Frederick A. Perner ,  Kenneth James Eldredge

发明人： Kenneth Kay Smith ,  Andrew VanBrocklin ,  Peter Fricke ,  Frederick A. Perner ,  Kenneth James Eldredge

IPC分类号： G11C11/00 ,  G11C11/14 ,  G11C11/15 ,  G11C11/16 ,  G11C29/50

CPC分类号： G11C29/026 ,  G11C11/16 ,  G11C29/028 ,  G11C29/50

摘要： Embodiments of the present invention provide a memory device. In one embodiment, the memory device comprises an array of memory cells configured to provide resistive states, a read circuit configured to sense the resistive states and a resistor. The resistor is configured to provide a resistance to the read circuit that is configured to select the resistor and sense the resistance to test the read circuit.

摘要翻译： 本发明的实施例提供一种存储装置。 在一个实施例中，存储器件包括被配置为提供电阻状态的存储器单元的阵列，被配置为感测电阻状态的读取电路和电阻器。 电阻器被配置为提供对被配置为选择电阻器并且感测电阻以测试读取电路的读取电路的电阻。

公开(公告)号：US20070047076A1

公开(公告)日：2007-03-01

申请号：US11213501

申请日：2005-08-26

申请人： Peter Fricke ,  Daryl Anderson ,  Andrew Van Brocklin

发明人： Peter Fricke ,  Daryl Anderson ,  Andrew Van Brocklin

IPC分类号： G03B21/56

CPC分类号： G03B21/56

摘要： Embodiments of adjusting an optical characteristic are disclosed.

摘要翻译： 公开了调整光学特性的实施例。

公开(公告)号：US20050275106A1

公开(公告)日：2005-12-15

申请号：US10867307

申请日：2004-06-14

申请人： Peter Fricke ,  Andrew Van Brocklin ,  Warren Jackson ,  Barbara Crivelli ,  Riccardo Sotgiu

发明人： Peter Fricke ,  Andrew Van Brocklin ,  Warren Jackson ,  Barbara Crivelli ,  Riccardo Sotgiu

IPC分类号： H01L21/329 ,  H01L21/76 ,  H01L29/88 ,  H01L45/00 ,  H01L23/48 ,  H01L23/58

CPC分类号： H01L29/88 ,  H01L21/76

摘要： A two-terminal electronic isolation device has an anode, a cathode, an integral tunnel junction, and a current-injection layer. The current-injection layer comprises a silicon-rich oxide.

摘要翻译： 双端子电子隔离装置具有阳极，阴极，整体隧道结和电流注入层。 电流注入层包含富硅氧化物。

公开(公告)号：US20050112846A1

公开(公告)日：2005-05-26

申请号：US10718137

申请日：2003-11-20

申请人： Neal Meyer ,  Andrew Van Brocklin ,  Peter Fricke ,  Warren Jackson ,  Kenneth Eldredge

发明人： Neal Meyer ,  Andrew Van Brocklin ,  Peter Fricke ,  Warren Jackson ,  Kenneth Eldredge

IPC分类号： H01L27/10 ,  H01L21/02 ,  H01L21/20 ,  H01L21/762 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/30 ,  H01L21/46

CPC分类号： H01L21/76254 ,  H01L21/2007

摘要： Apparatus and method for making a multi-layered storage structure includes forming a device layer on a single-crystal wafer, cleaving the device layer from the wafer, repeating the forming and cleaving to provide a plurality of cleaved device layers, and bonding the cleaved device layers together to form the multi-layered storage structure.

公开(公告)号：US06839263B2

公开(公告)日：2005-01-04

申请号：US10358706

申请日：2003-02-05

申请人： Peter Fricke ,  Andrew VanBrocklin ,  Warren Jackson

发明人： Peter Fricke ,  Andrew VanBrocklin ,  Warren Jackson

IPC分类号： G11C16/02 ,  H01L27/24 ,  G11C5/06

CPC分类号： G11C13/0004 ,  G11C2213/71 ,  H01L27/24

摘要： A memory array according to a particular embodiment of the invention includes a substrate, a plurality of first select-lines disposed in a plurality of planes generally parallel to the substrate, a plurality of second select-lines formed in pillars disposed generally orthogonal to the substrate, a plurality of memory cells coupled to the first select-lines and the second select-lines, and a current path connection providing a continuous current path through a selected plurality of the pillars to heat the selected pillars and cause at least one memory cell associated with the selected pillars to be reset.

摘要翻译： 根据本发明的特定实施例的存储器阵列包括衬底，设置在大致平行于衬底的多个平面中的多个第一选择线，多个第二选择线，其形成为大致垂直于衬底设置的柱 耦合到所述第一选择线和所述第二选择线的多个存储器单元，以及电流路径连接，其提供穿过所选择的多个所述支柱的连续电流路径，以加热所选择的支柱并使至少一个存储单元相关联 选定的支柱将被重置。

公开(公告)号：US08757778B2

公开(公告)日：2014-06-24

申请号：US13460322

申请日：2012-04-30

申请人： Peter Fricke ,  Mark Hunter

发明人： Peter Fricke ,  Mark Hunter

IPC分类号： B41J2/05

CPC分类号： B41J2/04541 ,  B41J2/04548 ,  B41J2/0458

摘要： Electronic circuitry compensates for variations or sags in electrical voltage within a thermal ink-jetting (TIJ) printing apparatus. Ground potential and other supply-related voltages are monitored and corresponding signals are provided. The signals are used, directly or by other circuitry, to affect the biasing of one or more transistors coupling TIJ resistors to supply voltage or ground nodes. Printing errors and related problems associated with voltage variations are reduced or eliminated accordingly.

摘要翻译： 电子电路补偿热喷墨（TIJ）打印设备内的电压变化或下降。 监测接地电位和其他电源相关电压，并提供相应的信号。 这些信号直接或由其他电路用于影响将TIJ电阻耦合到电源电压或接地节点的一个或多个晶体管的偏置。 相应地降低或消除了与电压变化相关的打印错误和相关问题。

公开(公告)号：US08619012B2

公开(公告)日：2013-12-31

申请号：US12374977

申请日：2007-07-19

申请人： Peter Fricke ,  Alan R Arthur ,  Joseph Stellbrink ,  Tim R Koch

发明人： Peter Fricke ,  Alan R Arthur ,  Joseph Stellbrink ,  Tim R Koch

IPC分类号： G09G3/36

CPC分类号： G09G3/364 ,  G02F1/133371 ,  G02F1/1391 ,  G02F2001/134345 ,  G09G3/3637

摘要： A display element (100) corresponds to a pixel of a display. The display element includes a top electrode (102) connected to a first addressable line of the display, and a bottom electrode (104) connected to a second addressable line of the display. The display element includes a display mechanism (106) situated between the top electrode and the bottom electrode and having a number of individually turned-on steps. Each individually turned-on step has a turn-on voltage threshold at which the step is turned on upon a voltage applied between the top and the bottom electrodes equal to or greater than the turn-on voltage threshold. Each individually turned-on step has a turn-off voltage threshold at which the step is turned off upon a voltage applied between the top and the bottom electrodes equal to or less than the turn-off voltage threshold.

摘要翻译： 显示元件（100）对应于显示器的像素。 显示元件包括连接到显示器的第一可寻址线路的顶部电极（102）和连接到显示器的第二可寻址线路的底部电极（104）。 显示元件包括位于顶部电极和底部电极之间并具有多个单独接通步骤的显示机构（106）。 每个单独导通步骤具有接通电压阈值，在施加在顶部电极和底部电极之间的电压等于或大于导通电压阈值时，该步骤被接通。 每个单独导通步骤具有截止电压阈值，在该阈值处，在施加在顶部和底部电极之间的电压等于或小于关断电压阈值时，该步骤被关断。

公开(公告)号：US20050007808A1

公开(公告)日：2005-01-13

申请号：US10615077

申请日：2003-07-08

申请人： Steven Johnson ,  Peter Fricke ,  Andy Brocklin

发明人： Steven Johnson ,  Peter Fricke ,  Andy Brocklin

IPC分类号： G11C16/04 ,  G11C16/18 ,  H01L27/115 ,  H01L29/788

CPC分类号： G11C16/18 ,  G11C16/0483 ,  H01L27/115 ,  H01L29/7881

摘要： A system and method for erasing a high-density non-volatile fast memory is presented. In one embodiment the high-density non-volatile fast memory is a modified flash memory having modified flash cells. One embodiment of the system comprises ultra-violet (UV) light windows that permit exposure of the modified flash cells to UV light. The exposure of UV light onto the modified flash cells erases the modified flash cells.

摘要翻译： 提出了一种擦除高密度非易失性快速存储器的系统和方法。 在一个实施例中，高密度非易失性快速存储器是具有修改的闪存单元的改进的闪速存储器。 该系统的一个实施例包括紫外（UV）光窗口，其允许将修改的闪光单元暴露于UV光。 紫外光照射到修改的闪光细胞上将擦除修饰的闪光细胞。

公开(公告)号：US06605821B1

公开(公告)日：2003-08-12

申请号：US10142494

申请日：2002-05-10

申请人： Heon Lee ,  Dennis Lazaroff ,  Neal Meyer ,  Jim Ellenson ,  Ken Kramer ,  Kurt Ulmer ,  David Pursalan ,  Peter Fricke ,  Andrew Koll ,  Andy Van Brockin

发明人： Heon Lee ,  Dennis Lazaroff ,  Neal Meyer ,  Jim Ellenson ,  Ken Kramer ,  Kurt Ulmer ,  David Pursalan ,  Peter Fricke ,  Andrew Koll ,  Andy Van Brockin

IPC分类号： H01L2902

CPC分类号： H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/1675 ,  Y10S438/90

摘要： The invention includes an electronic memory structure. The electronic memory structure includes a substrate. A substantially planar first conductor is formed adjacent to the substrate. An interconnection layer is formed adjacent to the first conductor. A phase change material element is formed adjacent to the interconnection layer. The interconnection layer includes a conductive interconnect structure extending from the first conductor to the phase change material element. The interconnect structure includes a first surface physically connected to the first conductor. The interconnect structure further includes a second surface attached to the phase change material element. The second surface area of the second surface is substantially smaller than a first surface area of the first surface. A substantially planar second conductor is formed adjacent to the phase change material element.

摘要翻译： 本发明包括电子存储器结构。 电子存储器结构包括基板。 基本上平面的第一导体形成为与基板相邻。 互连层与第一导体相邻地形成。 在互连层附近形成相变材料元件。 互连层包括从第一导体延伸到相变材料元件的导电互连结构。 互连结构包括物理地连接到第一导体的第一表面。 互连结构还包括附接到相变材料元件的第二表面。 第二表面的第二表面积基本上小于第一表面的第一表面积。 形成与相变材料元件相邻的基本平坦的第二导体。

公开(公告)号：US06410776B1

公开(公告)日：2002-06-25

申请号：US09647422

申请日：2000-10-04

申请人： Willi Roll ,  Axel Bottcher ,  Walter Napp ,  Peter Fricke

发明人： Willi Roll ,  Axel Bottcher ,  Walter Napp ,  Peter Fricke

IPC分类号： C07C26100

CPC分类号： C08G8/10

摘要： The invention relates to a process for the preparation of resols by reacting phenolic compounds with aldehydes with catalysis by metal salts whose cation can easily be precipitated as low-solubility salts in industrial processes. In this process, a dispersant is added to the reaction mixture comprising phenolic compound, aldehyde and metal salt before, during or after the condensation reaction, and a complexing agent is admixed after the condensation reaction is complete and after the dispersant has been admixed. The resultant resins are transparent even after neutralization using sulphuric acid.

摘要翻译： 本发明涉及一种通过酚类化合物与醛反应制备甲阶酚醛树脂的方法，其催化作用是通过金属盐进行催化，其阳离子可以容易地在工业过程中作为低溶解度盐沉淀。 在该方法中，在缩合反应之前，期间或之后，向包括酚类化合物，醛和金属盐的反应混合物中加入分散剂，并且在缩合反应完成后和分散剂混合后混合络合剂。 所得树脂即使在使用硫酸中和后也是透明的。