公开(公告)号：US09000506B2

公开(公告)日：2015-04-07

申请号：US13501624

申请日：2011-11-18

申请人： Takeki Ninomiya ,  Takumi Mikawa ,  Yukio Hayakawa

发明人： Takeki Ninomiya ,  Takumi Mikawa ,  Yukio Hayakawa

IPC分类号： H01L27/108 ,  H01L45/00 ,  H01L27/24

CPC分类号： H01L45/146 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/1675

摘要： A nonvolatile memory element which inhibits deterioration of an oxygen concentration profile of a variable resistance layer due to a thermal budget and is able to stably operate at low voltages, and a method for manufacturing the nonvolatile memory element are provided. The nonvolatile memory element includes a first electrode layer formed above a substrate, a variable resistance layer disposed on the first electrode layer, and a second electrode layer disposed on the variable resistance layer, and the variable resistance layer has a two-layer structure in which an oxygen- and/or nitrogen-deficient tantalum oxynitride layer and a tantalum oxide layer are stacked.

摘要翻译： 提供一种非易失性存储元件，其抑制由于热预算导致的可变电阻层的氧浓度分布的劣化，并能够在低电压下稳定地工作，并且提供了一种制造非易失性存储元件的方法。 非易失性存储元件包括形成在基板上的第一电极层，设置在第一电极层上的可变电阻层和设置在可变电阻层上的第二电极层，可变电阻层具有两层结构，其中 氧和/或氮缺乏的氮氧化钽层和氧化钽层被堆叠。

公开(公告)号：US20140197368A1

公开(公告)日：2014-07-17

申请号：US14343441

申请日：2012-09-10

申请人： Shinichi Yoneda ,  Takumi Mikawa ,  Satoru Ito ,  Yukio Hayakawa ,  Atsushi Himeno

发明人： Shinichi Yoneda ,  Takumi Mikawa ,  Satoru Ito ,  Yukio Hayakawa ,  Atsushi Himeno

IPC分类号： H01L45/00

CPC分类号： H01L45/124 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1625 ,  H01L45/1675

摘要： A nonvolatile memory element including: a first electrode; a second electrode; a variable resistance layer that is between the first electrode and the second electrode and includes, as stacked layers, a first variable resistance layer connected to the first electrode and a second variable resistance layer connected to the second electrode; and a side wall protecting layer that has oxygen barrier properties and covers a side surface of the variable resistance layer. The first variable resistance layer includes a first metal oxide and a third metal oxide formed around the first metal oxide and having an oxygen deficiency lower than that of the first metal oxide, and the second variable resistance layer includes a second metal oxide having an oxygen deficiency lower than that of the first metal oxide.

摘要翻译： 一种非易失性存储元件，包括：第一电极; 第二电极; 在第一电极和第二电极之间的可变电阻层，并且包括作为堆叠层的连接到第一电极的第一可变电阻层和连接到第二电极的第二可变电阻层; 以及具有阻氧性并覆盖可变电阻层的侧面的侧壁保护层。 第一可变电阻层包括形成在第一金属氧化物周围的第一金属氧化物和第三金属氧化物，其氧缺陷低于第一金属氧化物，第二可变电阻层包括具有氧缺乏的第二金属氧化物 低于第一金属氧化物。

公开(公告)号：US20130270510A1

公开(公告)日：2013-10-17

申请号：US13996203

申请日：2012-06-18

申请人： Satoru Fujii ,  Kiyotaka Tsuji ,  Takumi Mikawa

发明人： Satoru Fujii ,  Kiyotaka Tsuji ,  Takumi Mikawa

IPC分类号： H01L27/24 ,  H01L45/00

CPC分类号： H01L27/2409 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L29/66143 ,  H01L29/872 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1675

摘要： A nonvolatile semiconductor memory element includes: a variable resistance element including a first electrode, a variable resistance layer, and a second electrode, and having a resistance value which changes according to a polarity of an electric pulse applied between the first electrode and the second electrode; and a current steering element which is electrically connected to the variable resistance element, allows a current to flow bidirectionally, and has a nonlinear current-voltage characteristic. The current steering element (i) has a structure in which a first current steering element electrode, a first semiconductor layer, and a second current steering element electrode are stacked in this order, and (ii) includes a second semiconductor layer which covers side surfaces of the first current steering element electrode, the first semiconductor layer, and the second current steering element electrode.

摘要翻译： 非易失性半导体存储元件包括：可变电阻元件，包括第一电极，可变电阻层和第二电极，并且具有根据施加在第一电极和第二电极之间的电脉冲的极性而变化的电阻值 ; 并且电连接到可变电阻元件的电流导向元件允许电流双向流动，并且具有非线性电流 - 电压特性。 当前的操舵元件（i）具有第一电流操舵元件电极，第一半导体层和第二电流操舵元件电极依次层叠的结构，（ⅱ）包括覆盖侧面的第二半导体层 的第一电流操舵元件电极，第一半导体层和第二电流操舵元件电极。

公开(公告)号：US08537605B2

公开(公告)日：2013-09-17

申请号：US12867437

申请日：2009-02-09

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

IPC分类号： G11C11/14

CPC分类号： H01L27/101 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1675

摘要： A nonvolatile semiconductor memory device (100) comprises a substrate (102) provided with a transistor (101); a first interlayer insulating layer (103) formed over the substrate to cover the transistor; a first contact plug (104) formed in the first interlayer insulating layer and electrically connected to either of a drain electrode (101a) or a source electrode (101b) of the transistor, and a second contact plug (105) formed in the first interlayer insulating layer and electrically connected to the other of the drain electrode or the source electrode of the transistor; a resistance variable layer (106) formed to cover a portion of the first contact plug; a first wire (107) formed on the resistance variable layer; and a second wire (108) formed to cover a portion of the second contact plug; an end surface of the resistance variable layer being coplanar with an end surface of the first wire.

摘要翻译： 非易失性半导体存储器件（100）包括设置有晶体管（101）的衬底（102）; 形成在所述衬底上以覆盖所述晶体管的第一层间绝缘层（103） 形成在所述第一层间绝缘层中并电连接到所述晶体管的漏电极（101a）或源电极（101b）中的任一个的第一接触插塞（104）和形成在所述第一中间层 绝缘层并与晶体管的漏电极或源电极中的另一个电连接; 形成为覆盖所述第一接触插塞的一部分的电阻变化层（106） 形成在电阻变化层上的第一线（107） 以及形成为覆盖所述第二接触插塞的一部分的第二线（108） 所述电阻变化层的端面与所述第一线的端面共面。

公开(公告)号：US20130171799A1

公开(公告)日：2013-07-04

申请号：US13823667

申请日：2011-09-16

申请人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

发明人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

IPC分类号： H01L45/00 ,  H01L21/768

CPC分类号： H01L45/16 ,  H01L21/768 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2418 ,  H01L45/00 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

摘要： A current steering element (100) formed such that the current steering element covers a lower opening (105) of a via hole (104) formed in an interlayer insulating layer (102), comprises: a corrosion-suppressing layer (106) formed on a lower side of a lower opening of the via hole such that the corrosion-suppressing layer covers an entire portion of the lower opening; a second electrode layer (108) formed under the corrosion-suppressing layer and comprising a material different from a material of the corrosion-suppressing layer; a current steering layer (110) formed under the second electrode layer such that the current steering layer is physically in contact with the second electrode layer; and a first electrode layer (112) formed under the current steering layer such that the first electrode layer is physically in contact with the current steering layer; and the first electrode layer, the current steering layer and the second electrode layer constitute one of a MSM diode and a MIM diode.

摘要翻译： 一种形成为当前的操舵元件覆盖形成在层间绝缘层（102）中的通孔（104）的下开口（105）的电流控制元件（100），包括：形成在 通孔的下开口的下侧，使得防蚀层覆盖下开口的整个部分; 形成在所述腐蚀抑制层下方并且包含不同于所述腐蚀抑制层的材料的材料的第二电极层（108） 形成在所述第二电极层下方的电流转向层（110），使得所述电流导向层物理地与所述第二电极层接触; 以及第一电极层（112），形成在所述电流导向层下方，使得所述第一电极层物理地与所述电流转向层接触; 并且第一电极层，电流导向层和第二电极层构成MSM二极管和MIM二极管之一。

公开(公告)号：US20130140515A1

公开(公告)日：2013-06-06

申请号：US13810840

申请日：2012-02-22

申请人： Yoshio Kawashima ,  Takumi Mikawa ,  Ichirou Takahashi

发明人： Yoshio Kawashima ,  Takumi Mikawa ,  Ichirou Takahashi

IPC分类号： H01L45/00

CPC分类号： H01L45/1608 ,  H01L27/2418 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/146 ,  H01L45/1675

摘要： A method of manufacturing a nonvolatile memory element, the method including: forming a first lower electrode layer, a current steering layer, and a first upper electrode layer; forming a second lower electrode layer, a variable resistance layer, and a second upper electrode layer on the first upper electrode layer; patterning the second upper electrode layer, the variable resistance layer, and the lower electrode layer; patterning the first upper electrode layer, the current steering layer, and first lower electrode layer to form a current steering element, using the second lower electrode layer as a mask by use of etching which is performed on the second lower electrode layer at an etching rate lower than at least etching rates at which the second upper electrode layer and the variable resistance layer are etched; and forming a variable resistance element which has an area smaller than the area of the current steering element.

摘要翻译： 一种制造非易失性存储元件的方法，所述方法包括：形成第一下电极层，电流引导层和第一上电极层; 在所述第一上电极层上形成第二下电极层，可变电阻层和第二上电极层; 图案化第二上电极层，可变电阻层和下电极层; 对第一上电极层，电流引导层和第一下电极层进行构图，以形成电流导向元件，使用第二下电极层作为掩模，以蚀刻速率在第二下电极层上进行蚀刻 低于至少蚀刻第二上电极层和可变电阻层的蚀刻速率; 以及形成面积小于当前操舵元件面积的可变电阻元件。

公开(公告)号：US08445883B2

公开(公告)日：2013-05-21

申请号：US13126975

申请日：2009-07-16

申请人： Atsushi Himeno ,  Takumi Mikawa ,  Yoshio Kawashima

发明人： Atsushi Himeno ,  Takumi Mikawa ,  Yoshio Kawashima

IPC分类号： H01L29/02

CPC分类号： H01L27/0688 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1683

摘要： A nonvolatile semiconductor memory device which can achieve miniaturization and a larger capacity in a cross-point structure in which memory cells are formed inside contact holes at cross points of word lines and bit lines, respectively, and a manufacturing method thereof are provided. A nonvolatile semiconductor memory device comprises a substrate; a plurality of stripe-shaped lower copper wires (70) formed on the substrate; an interlayer insulating layer (76) formed on the substrate provided with the lower copper wires (70), a plurality of contact holes penetrating interlayer insulating layer (76) to surfaces of the lower copper wires (70), respectively; electrode seed layers (77) and precious metal electrode layers (78) formed only at bottoms of the contact holes, respectively; resistance variable layers (73) filled into the contact holes such that the resistance variable layers are connected to the precious metal electrode layers (73), respectively; a plurality of stripe-shaped upper copper wires (74) connected to the resistance variable layers (73), respectively, and cross the lower copper wires (70), respectively, and the electrode seed layers (77) and the precious metal electrode layers (78) are formed by selective growth plating.

摘要翻译： 提供一种非易失性半导体存储器件及其制造方法，该非易失性半导体存储器件分别在字线和位线的交叉点处的接触孔内部形成存储单元的交叉点结构中的小型化和较大容量。 非易失性半导体存储器件包括衬底; 形成在所述基板上的多个条状下部铜线（70） 形成在设置有下铜线（70）的基板上的层间绝缘层（76），分别向下铜线（70）的表面贯穿层间绝缘层（76）的多个接触孔; 电极种子层（77）和仅在接触孔的底部形成的贵金属电极层（78）; 电阻变化层（73）填充到接触孔中，使得电阻变化层分别连接到贵金属电极层（73）; 分别连接到电阻变化层（73）的多个条状上部铜线（74），分别与下部铜线（70）交叉，电极种子层（77）和贵金属电极层 （78）通过选择性生长电镀形成。

公开(公告)号：US20130121063A1

公开(公告)日：2013-05-16

申请号：US13812532

申请日：2011-09-26

申请人： Kiyotaka Tsuji ,  Takumi Mikawa

发明人： Kiyotaka Tsuji ,  Takumi Mikawa

IPC分类号： H01L45/00 ,  G11C13/00

CPC分类号： H01L45/1253 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2213/72 ,  G11C2213/78 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1625 ,  H01L45/1675 ,  H01L45/1683

摘要： A memory device that can prevent degradation in characteristics of a diode and the destruction due to the miniaturization includes: a substrate; first electrodes, a second electrode, and a third electrode that are stacked above the substrate; a variable resistance layer between the first and second electrodes; and a non-conductive layer between the second and third electrodes. The variable resistance layer includes a high-concentration variable resistance layer closer to the first electrodes, and a low-concentration variable resistance layer closer to the second electrode and having an oxygen concentration lower than that of the high-concentration variable resistance layer. The second and third electrodes and the non-conductive layer comprise the diode, and the first and second electrodes and the variable resistance layer comprise variable resistance elements, a total number of which is equal to that of the first electrodes.

摘要翻译： 可以防止二极管的特性劣化和由于小型化引起的破坏的存储器件包括：衬底; 在基板上层叠的第一电极，第二电极和第三电极; 第一和第二电极之间的可变电阻层; 以及在第二和第三电极之间的非导电层。 可变电阻层包括靠近第一电极的高浓度可变电阻层和更靠近第二电极并且氧浓度低于高浓度可变电阻层的低浓度可变电阻层的低浓度可变电阻层。 第二和第三电极和非导电层包括二极管，并且第一和第二电极和可变电阻层包括可变电阻元件，其总数等于第一电极的总数。

公开(公告)号：US08389972B2

公开(公告)日：2013-03-05

申请号：US13129215

申请日：2010-09-13

申请人： Takumi Mikawa ,  Yoshio Kawashima

发明人： Takumi Mikawa ,  Yoshio Kawashima

IPC分类号： H01L29/02

CPC分类号： H01L45/04 ,  H01L27/101 ,  H01L27/2409 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1625 ,  H01L45/1675

摘要： To realize miniaturization and increased capacity of memories by lowering break voltage for causing resistance change and suppressing variation in break voltage.The nonvolatile memory device (10) in the present invention includes: a lower electrode (105) formed above a substrate (100); a first variable resistance layer (106a) formed above the lower electrode (105) and comprising a transitional metal oxide; a second variable resistance layer (106b) formed above the first variable resistance layer (106a) and comprising a transitional metal oxide having higher oxygen content than the transitional metal oxide of the first variable resistance layer (106a); and an upper electrode (107) formed above the second variable resistance layer (106b), wherein a step (106ax) is formed in an interface between the first variable is resistance layer (106a) and the second variable resistance layer (106b). The second variable resistance layer (106b) is formed covering the step (106ax) and has a bend (106bx) above the step (106ax).

摘要翻译： 通过降低断开电压以实现电阻变化并抑制断开电压的变化来实现存储器的小型化和增加的容量。 本发明的非易失性存储器件（10）包括：形成在衬底（100）上方的下电极（105）; 形成在所述下电极（105）上方并且包含过渡金属氧化物的第一可变电阻层（106a） 形成在第一可变电阻层（106a）上方的第二可变电阻层（106b），并且包括具有比第一可变电阻层（106a）的过渡金属氧化物高的氧含量的过渡金属氧化物; 以及形成在所述第二可变电阻层（106b）上方的上电极（107），其中在所述第一可变电阻层（106a）和所述第二可变电阻层（106b）之间的界面中形成台阶（106ax）。 第二可变电阻层（106b）被形成为覆盖台阶（106ax）并且在台阶（106ax）上方具有弯曲部（106bx）。

公开(公告)号：US08344345B2

公开(公告)日：2013-01-01

申请号：US12810667

申请日：2008-12-26

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Ryoko Miyanaga

IPC分类号： H01L29/02

CPC分类号： H01L27/1021 ,  H01L27/2409 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).

摘要翻译： 包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。 第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。 第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。