公开(公告)号：USRE37477E1

公开(公告)日：2001-12-18

申请号：US08532011

申请日：1995-09-21

申请人： Francois Tailliet ,  Jacek Kowalski

发明人： Francois Tailliet ,  Jacek Kowalski

IPC分类号： H02H904

CPC分类号： H01L27/0251

摘要： To protect integrated circuits as efficiently as possible against electrostatic discharges, by putting a diode in avalanche mode without untimely triggering of this avalance mode by overvoltages of non-electrostatic origin, the following solution is proposed: through an insulated gate surrounding the cathode of the diode, the threshold for transition into avalanche mode of the diode is modified according to the slope of the overvoltages appearing at the terminal to be protected. The gate is connected to the terminal by an integrating circuit in such a way that the overvoltages are applied to the gate with a certain delay, inducing a potential difference between the cathode and the gate which is all the greater as the front of the overvoltage is steep. The avalanche triggering threshold is higher in the latter case than in the former one, and it is thus distinguish between overvoltages of diverse origins.

摘要翻译： 为了尽可能高效地保护集成电路免受静电放电，通过将二极管置于雪崩模式，而不会因非静电原点的过电压而不及时地触发此平衡模式，提出了以下解决方案：通过围绕二极管阴极的绝缘栅极 根据出现在要保护的端子处的过电压的斜率来修改二极管转变为雪崩模式的阈值。 栅极通过积分电路连接到端子，使得过电压以一定的延迟施加到栅极，引起阴极和栅极之间的电位差，其中过电压的前面是大的 陡。 在后一种情况下，雪崩触发阈值高于前者，因此区分不同来源的过电压。

公开(公告)号：US06247033B1

公开(公告)日：2001-06-12

申请号：US09523270

申请日：2000-03-10

申请人： Jacek Kowalski

发明人： Jacek Kowalski

IPC分类号： G06F102

CPC分类号： G06F7/588 ,  H03K3/84

摘要： The present invention relates to a random signal generator (10) comprising means (11, 12, 13) for converting an electronic noise (N, N1, N2) into a logic signal (RS) whose value depends on the random fluctuations of the electronic noise (N). According to one embodiment, the generator (10) comprises at least two delay lines (11, 12) having initially balanced time constants (T). The two delay lines (11, 12) receive a pulsed reference signal (Hr) at input and at least one of the delay lines (11, 12) receives an electronic noise (N1, N2) causing its time constant (T) to fluctuate (&Dgr;t). The temporal lag between the two pulsed signals (S1, S2) is detected by a circuit (13) delivering a logic signal (RS) whose value is a function of the relative lag between the two pulsed signals (S1, S2). Advantageously, the electronic noise (N1, N2) is a differential noise taken at two points (GND1, GND2) of a ground plane or two points (PV1, PV2) of an electrical supply plane.

摘要翻译： 本发明涉及一种随机信号发生器（10），其包括用于将电子噪声（N，N1，N2）转换为逻辑信号（RS）的装置（11,12,13），其逻辑信号值取决于电子的随机波动 噪音（N）。 根据一个实施例，发电机（10）包括具有最初平衡时间常数（T）的至少两个延迟线（11,12）。 两个延迟线（11,12）在输入处接收脉冲参考信号（Hr），并且延迟线（11,12）中的至少一个接收导致其时间常数（T）的电子噪声（N1，N2）波动 （DELTAt）。 由两个脉冲信号（S1，S2）之间的相对滞后的函数的逻辑信号（RS）的电路（13）检测两个脉冲信号（S1，S2）之间的时间滞后。 有利地，电子噪声（N1，N2）是在接地平面的两个点（GND1，GND2）或电源平面的两个点（PV1，PV2）处获取的差分噪声。

公开(公告)号：US6034446A

公开(公告)日：2000-03-07

申请号：US226546

申请日：1999-01-07

申请人： Jacek Kowalski ,  Michel Martin

发明人： Jacek Kowalski ,  Michel Martin

IPC分类号： H01L27/04 ,  H01L21/822 ,  H03K17/687 ,  H03K17/94 ,  H03K3/00

CPC分类号： H03K17/6874 ,  H03K17/94 ,  Y10T307/74 ,  Y10T307/826

摘要： The invention concerns an integrated circuit comprising a resonant circuit (L,20) for receiving by electromagnetic induction an alternating voltage (V.sub.ac), the resonant circuit comprising at least one capacitance (C1-Ci) switchable by means of a programmed switch (11), the switch comprising a circuit breaker (7), a memory cell (6) and a circuit (31, 32, 33, 42) for controlling the circuit beaker (7), the control circuit being supplied by the alternating voltage (V.sub.ac) and arranged for opening or closing the circuit breaker (7) depending on the programming or the erasing status of the memory cell (6).

摘要翻译： 本发明涉及一种集成电路，其包括用于通过电磁感应接收交流电压（Vac）的谐振电路（L，20），所述谐振电路包括通过编程开关（11）可切换的至少一个电容（C1-Ci） ，所述开关包括用于控制所述电路烧杯（7）的断路器（7），存储单元（6）和电路（31,32,33,42），所述控制电路由所述交流电压（Vac）提供， 并且根据存储单元（6）的编程或擦除状态设置用于打开或关闭断路器（7）。

公开(公告)号：US5825882A

公开(公告)日：1998-10-20

申请号：US446644

申请日：1995-07-31

申请人： Jacek Kowalski ,  Michel Martin ,  Jacques Stern ,  Antoine Joux

发明人： Jacek Kowalski ,  Michel Martin ,  Jacques Stern ,  Antoine Joux

IPC分类号： G06F1/00 ,  G06F12/14 ,  G06F21/24 ,  G06K17/00 ,  G06K19/073 ,  G07F7/08 ,  G07F7/10 ,  H04L9/00

CPC分类号： G07F7/1008 ,  G06F12/1408 ,  G06Q20/341 ,  G06Q20/3674 ,  G06Q20/40975 ,  G07F7/0866

摘要： Encryption circuits and methods, in particular for smart cards, are disclosed. Smart cards without microprocessors may be authenticated very simply by using encryption with a secret card data table on which recursive cycles are executed. During each cycle, a word is read out of the table, said word being at an address that is at least partially defined by the word read out in the previous cycle. The new address preferably consists of several bits from the previous word and a bit from internal card data, external data supplied by a card reader, or a register containing a partial encryption result.

摘要翻译： PCT No.PCT / FR93 / 01140 Sec。 371日期1995年7月31日 102（e）日期1995年7月31日PCT 1993年11月19日PCT公布。 第WO94 / 11829号公报 日期1994年5月26日公开了加密电路和方法，特别是智能卡。 没有微处理器的智能卡可以非常简单地通过使用具有执行递归周期的秘密卡数据表的加密来进行认证。 在每个周期期间，从表中读出一个字，所述字位于至少部分地由在前一周期读出的单词所定义的地址。 新地址优选地包括来自前一个字的几个位和来自内部卡数据的一些位，由读卡器提供的外部数据或包含部分加密结果的寄存器。

公开(公告)号：US5740403A

公开(公告)日：1998-04-14

申请号：US90117

申请日：1993-07-14

申请人： Jacek Kowalski

发明人： Jacek Kowalski

IPC分类号： G06F12/14 ,  G01R31/317 ,  G06F21/24 ,  G06K19/073

CPC分类号： G06K19/073 ,  G01R31/31719

摘要： A process to protect against tampering with integrated circuits. During manufacture, a secret code is written in a secret address (102) of a memory (101) of the integrated circuit and an internal logic (103-108) blocks writing into this portion of memory, the testing of the integrated circuit and the read-out of data. In order to unlock the integrated circuit, the secret address is read while applying a secret code to an input of the integrated circuit. A comparison (207) of the secret code as read and the secret code applied to the integrated circuit then either locks or unlocks the integrated circuit. This unlocking is done in irreversible manner. Thus, it is possible to transport integrated circuits between a manufacturer and a remote users, without fear of the circuits being stolen, because if stolen, they would be inoperable without the secret codes.

摘要翻译： PCT No.PCT / FR92 / 00157 Sec。 371日期：1993年7月14日 102（e）日期1993年7月14日PCT提交1992年2月18日PCT公布。 出版物WO92 / 15074 日期1992年9月3日一种防止篡改集成电路的过程。 在制造期间，秘密代码被写入集成电路的存储器（101）的秘密地址（102）中，并且内部逻辑（103-108）阻止对该部分存储器的写入，集成电路的测试和 读出数据。 为了解锁集成电路，在将密码应用到集成电路的输入端的同时读取秘密地址。 所读取的秘密码的比较（207）和应用于集成电路的秘密码然后锁定或解锁集成电路。 这种解锁是以不可逆转的方式完成的。 因此，可以在制造商和远程用户之间传输集成电路，而不用担心电路被盗，因为如果被盗，则在没有密码的情况下它们将不可操作。

公开(公告)号：US5733745A

公开(公告)日：1998-03-31

申请号：US599825

申请日：1996-02-12

申请人： Jacek Kowalski ,  Scott Gilbert ,  Timothy J. Zamb

发明人： Jacek Kowalski ,  Scott Gilbert ,  Timothy J. Zamb

IPC分类号： C12N15/09 ,  A61K39/00 ,  C07K14/03 ,  C12N1/21 ,  C12N5/10 ,  C12N15/38 ,  C12N15/40 ,  C12N15/85 ,  C12P21/00 ,  C12N15/11

CPC分类号： C07K14/005 ,  C12N15/85 ,  A61K39/00 ,  C07K2319/02 ,  C12N2710/16722 ,  C12N2830/002 ,  C12N2830/85

摘要： A novel expression system using the heat-inducible bovine hsp70A promoter and associated cis-acting elements is disclosed. The system provides for the continuous production of a highly pure, authentic protein, substantially free of infectious viral and cellular protein contaminants.

公开(公告)号：US5721440A

公开(公告)日：1998-02-24

申请号：US629550

申请日：1996-04-09

申请人： Jacek Kowalski

发明人： Jacek Kowalski

IPC分类号： G11C17/00 ,  G11C16/02 ,  G11C16/04 ,  G11C17/04 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L29/94

CPC分类号： G11C16/0416 ,  G11C16/02 ,  H01L27/115 ,  H01L29/94

摘要： In a memory cell of an EEPROM or flash-EEPROM memory, the source and the drain of a floating-gate transistor forming the non-volatile memorizing device are connected together. It is shown that the capacitive behavior of the cell is then differentiated at the time of the reading depending on whether it is in a programmed state or in an erased state. This difference in behavior is used to differentiate the logic states.

公开(公告)号：US5576989A

公开(公告)日：1996-11-19

申请号：US526513

申请日：1995-09-11

申请人： Jacek Kowalski

发明人： Jacek Kowalski

IPC分类号： G06K19/07 ,  G11C16/02 ,  G11C16/04 ,  G11C16/10 ,  G11C16/12 ,  G11C16/16 ,  G11C17/00 ,  G11C16/06

CPC分类号： G11C16/105 ,  G11C16/102 ,  G11C16/12 ,  G11C16/16

摘要： In a memory card designed to count down a number of units by successive programming of non-volatile, electrically erasable and electrically programmable memory cells, the memory is organized into N rows of P cells, the weight of the cells of one row in the account being P times the weight of the next-ranking row. The countdown procedure is recurrent and consists in making a search, in scanning the memory according to the rising order of weights, of an erased cell, programming this cell and an erased cell and then erasing the entire row having an immediately lower rank unless the erased cell is located in the first row, and in recommencing this recurrent procedure until an erased cell is found in the first line. The auxiliary cell enables the detection of an abnormal interruption of the recurrent procedure and the restoring of the exact account of the memory which could have been distorted by this abnormal interruption.

摘要翻译： 在通过连续编程非易失性，电可擦除和电可编程存储器单元来计数多个单元的存储卡中，存储器被组织成N行P个单元格，帐户中一行的单元格的权重 是P乘以下一排的重量。 倒计时程序是循序渐进的，其组成在于根据擦除单元的上升升序顺序对存储器进行扫描，编程该单元和被擦除的单元，然后擦除具有立即低等级的整行，除非被擦除 单元位于第一行，并重新启动此循环过程，直到在第一行中找到已擦除的单元格。 辅助单元能够检测到经常性过程的异常中断以及恢复可能由于这种异常中断而失真的存储器的确切记录。

公开(公告)号：US5444412A

公开(公告)日：1995-08-22

申请号：US196160

申请日：1994-02-22

申请人： Jacek Kowalski

发明人： Jacek Kowalski

IPC分类号： G11C17/00 ,  G05F1/46 ,  G05F3/24 ,  G11C5/14 ,  G11C16/06 ,  G11C16/30 ,  H02M3/07 ,  H03L5/00

CPC分类号： G11C16/30 ,  G05F1/465 ,  G05F3/24 ,  G11C5/147

摘要： A circuit to produce a voltage Vpp from a lower voltage supply Vcc is useful, for example, to produce the voltage for programming the cells of an electrically programmable memory. The circuit has a load pump (PMP), a regulator (REG) to interrupt the working of the load pump when the voltage Vpp exceeds a predetermined voltage (Vpp0), a transistor (T1) to interrupt the current consumption of the regulator when the load pump is interrupted, and a control circuit (CTRL) to then monitor the voltage Vpp and ascertain that it does not drop by more than a small value dV below Vpp0 and to restart both the load pump and the current supply of the regulator if the voltage drops more than dV.

摘要翻译： PCT No.PCT / FR92 / 00833 Sec。 371日期：1994年2月22日 102（e）日期1994年2月22日PCT提交1992年8月31日PCT公布。 出版物WO93 / 05513 日期1993年3月18日。用于从较低电压源Vcc产生电压Vpp的电路例如用于产生用于对电可编程存储器的单元进行编程的电压是有用的。 当电压Vpp超过预定电压（Vpp0）时，电路具有负载泵（PMP），调节器（REG），用于中断负载泵的工作;当晶体管（T1）中断当调节器的电流消耗时 负载泵中断，然后控制电路（CTRL）监控电压Vpp，并确定其不会下降超过低于Vpp0的小值dV，并重新启动负载泵和调节器的电流供应，如果 电压下降超过dV。

公开(公告)号：US5327018A

公开(公告)日：1994-07-05

申请号：US969414

申请日：1992-10-30

申请人： Thierry Karlisch ,  Jacek Kowalski ,  Patrice Peyret

发明人： Thierry Karlisch ,  Jacek Kowalski ,  Patrice Peyret

IPC分类号： G06K17/00 ,  G06F13/40 ,  G06K19/07 ,  H04L25/02 ,  H03K17/50

CPC分类号： H04L25/028 ,  G06F13/4072 ,  H04L25/0292

摘要： The invention concerns interface circuits for chip card readers. It consists of providing link connections between this circuit and the reader, these connections being identical to those established between the circuit and the chip card. An internal switch (102) in the circuit is used to link these connections together, or to a control register (101), which is internal to the circuit, and actuated by an additional control connection. With the invention, it is possible to limit the number of connections between the circuit and the reader and to control the circuit with a software interface which is identical to the control interface of a chip card.

摘要翻译： 本发明涉及用于芯片读卡器的接口电路。 它包括在该电路和读取器之间提供链路连接，这些连接与电路和芯片卡之间建立的连接相同。 电路中的内部开关（102）用于将这些连接连接在一起，或者连接到电路内部并由附加控制连接驱动的控制寄存器（101）。 利用本发明，可以限制电路和读取器之间的连接数，并且可以利用与芯片卡的控制接口相同的软件接口来控制电路。