公开(公告)号：US09478294B2

公开(公告)日：2016-10-25

申请号：US14406334

申请日：2013-06-28

申请人： INSIDE SECURE

发明人： Marc Merandat

IPC分类号： G11C11/34 ,  G11C16/14 ,  G11C16/22 ,  G11C16/34

CPC分类号： G11C16/14 ,  G11C16/22 ,  G11C16/3436 ,  G11C16/3445

摘要： In a general aspect, a method of writing data in a nonvolatile memory can include performing a first erase or program cycle to write regular data in a first memory cell of the non-volatile memory by (i) applying at least one erase or program pulse to the first memory cell and (ii) determining the state, erased or programmed, of the first memory cell, and repeating (i) and (ii) if the first memory cell is not in the desired state. The method can also include applying a predetermined number of erase or program pulses to write fake data in a second memory cell.

摘要翻译： 在一般方面，在非易失性存储器中写入数据的方法可以包括通过以下步骤来执行第一擦除或编程周期以将正常数据写入非易失性存储器的第一存储单元：（i）施加至少一个擦除或编程脉冲 并且（ii）确定第一存储器单元的状态，擦除或编程的，并且如果第一存储器单元不处于期望状态，则重复（i）和（ii）。 该方法还可以包括施加预定数量的擦除或编程脉冲以将伪数据写入第二存储器单元。

公开(公告)号：US09473215B2

公开(公告)日：2016-10-18

申请号：US13792317

申请日：2013-03-11

申请人： INSIDE Secure

发明人： Nicolas Cordier ,  Florian Pernisek

IPC分类号： H04B5/00 ,  G06F1/16 ,  G06K7/00 ,  G06K7/10 ,  H01Q1/24 ,  H01Q7/00 ,  H04M1/725

CPC分类号： H01Q1/243 ,  G06F1/1698 ,  G06K7/0008 ,  G06K7/10237 ,  G06K7/10336 ,  G06K7/10386 ,  H01Q1/50 ,  H01Q7/00 ,  H01Q7/005 ,  H04B5/0031 ,  H04B5/0081 ,  H04B5/0093 ,  H04M1/7253 ,  H04M2250/04

摘要： An apparatus including inductive coupling communication circuitry configured to communicate in peer-to-peer mode with an identical apparatus includes an antenna coil presenting, relative to a longitudinal median or a transversal median axis of the antenna coil, an asymmetry corresponding to a coverage rate less than or equal to 0.6 if the antenna coil comprises 4 or more loops, less than or equal to 0.7 if the antenna coil comprises 3 loops, or less than or equal to 0.8 if the antenna coil comprises 1 or 2 loops.

摘要翻译： 一种包括感应耦合通信电路的设备，其被配置为以对等模式与同一设备进行通信包括天线线圈，其相对于天线线圈的纵向中间线或横向中间轴呈现，对应于覆盖率较小的不对称性 如果天线线圈包括4个或更多个环，如果天线线圈包括3个环，小于或等于0.7，或者如果天线线圈包括1或2个环，小于或等于0.8，则天线线圈包括大于或等于0.6。

公开(公告)号：US09311591B2

公开(公告)日：2016-04-12

申请号：US14412572

申请日：2013-06-26

申请人： INSIDE SECURE

发明人： Bruno Charrat ,  Pierre Pic

IPC分类号： G06K5/00 ,  G06K19/077 ,  H01Q7/00

CPC分类号： G06K19/07783 ,  G06K19/07745 ,  G06K19/07756 ,  G06K19/07775 ,  G06K19/07794 ,  H01Q7/005 ,  Y10T29/49018

摘要： The present invention relates to a method for manufacturing a microcircuit card, including steps of: forming a first antenna coil in a card, the first antenna coil having a part following the edge of the card, forming a module having a microcircuit and a second antenna coil around and connected to the microcircuit, and implanting the module into the card at a precise position in relation to the edge of the card, the first antenna coil being coupled by induction to the second antenna coil, the first antenna coil being pre-formed in such a way that only one part of the second antenna coil is at a distance from the first antenna coil of less than 5% of the width of the second antenna coil.

摘要翻译： 微电路卡的制造方法技术领域本发明涉及一种微电路卡的制造方法，其特征在于，包括以下步骤：在卡中形成第一天线线圈，所述第一天线线圈具有跟随所述卡的边缘的一部分，形成具有微电路的模块和第二天线 围绕并连接到微电路，并且将模块以相对于卡的边缘的精确位置注入到卡中，第一天线线圈通过感应耦合到第二天线线圈，第一天线线圈被预先形成 使得第二天线线圈的仅一部分距第一天线线圈的距离小于第二天线线圈的宽度的5％。

公开(公告)号：US09268559B2

公开(公告)日：2016-02-23

申请号：US14417639

申请日：2013-07-31

申请人： INSIDE SECURE

发明人： Florian Galdo

IPC分类号： G06F9/44 ,  G06F11/36 ,  G11C29/56 ,  G06F21/52 ,  G06F21/71 ,  G06F12/06

CPC分类号： G06F8/70 ,  G06F11/3688 ,  G06F12/06 ,  G06F21/52 ,  G06F21/71 ,  G06F2212/251 ,  G11C29/56

摘要： The invention relates to a method for detecting a subroutine call stack modification, including the steps of, when calling a subroutine, placing a return address at the top of the stack; at the end of the subroutine, using the address at the top of the stack as the return address, and removing the address from the stack; when calling the subroutine, accumulating the return address in a memory location with a first operation; at the end of the subroutine, accumulating the address from the top of the stack in the memory location with a second operation, reciprocal of the first operation; and detecting a change when the content of the memory location is different from its initial value.

摘要翻译： 本发明涉及一种用于检测子程序调用堆栈修改的方法，包括以下步骤：当调用子程序时，将返回地址放置在堆栈的顶部; 在子程序结束时，使用堆栈顶部的地址作为返回地址，并从堆栈中删除地址; 当调用子程序时，通过第一个操作将返回地址累积到存储器位置; 在子程序结束时，通过第二操作从存储器位置的堆栈顶部累积地址，第一操作的倒数; 以及当存储器位置的内容与其初始值不同时检测变化。

公开(公告)号：US20160012919A1

公开(公告)日：2016-01-14

申请号：US14769648

申请日：2014-02-18

申请人： INSIDE SECURE

发明人： Salwa BOUZEKRI ALAMI

IPC分类号： G11C29/50 ,  G11C7/00

CPC分类号： G11C29/50 ,  G11C7/00 ,  G11C7/24 ,  G11C8/20 ,  G11C11/4078 ,  G11C16/22 ,  G11C29/08 ,  G11C2029/5004

摘要： A memory including at least one line to which memory cells are coupled. A control circuit is configured to emit an end-of-operation signal at the end of the execution of an operation on at least one memory cell, and a glitch detection circuit coupled to the memory line is configured to supply a glitch detection signal when a falling edge of the amplitude of a voltage signal appears on the memory line in the absence of the end-of-operation signal.

摘要翻译： 存储器，其包括与存储器单元耦合到的至少一行。 控制电路被配置为在对至少一个存储单元执行操作结束时发射操作结束信号，并且耦合到存储器线的毛刺检测电路被配置为当 在没有操作结束信号的情况下，电压信号幅度的下降沿出现在存储线上。

公开(公告)号：US09202594B2

公开(公告)日：2015-12-01

申请号：US14376263

申请日：2012-11-29

申请人： INSIDE SECURE

发明人： Graeme Hickey ,  Stuart Kincaid

IPC分类号： G11C7/00 ,  G11C29/26 ,  G11C29/50

CPC分类号： G11C29/26 ,  G11C29/50 ,  G11C2029/2602

摘要： The invention relates to a semiconductor device including N memory modules, N being greater than or equal to three, each module having an array of memory cells arranged in rows and columns, a write circuit coupled to each module and configured to write data in the memory cells, a read circuit coupled to each module and configured to supply output data from the memory cells, a module selection circuit configured to individually select one memory module in a regular operation mode, and to collectively select two or more of the modules in a parallel mode, and a comparator circuit coupled to the N modules and configured to compare, in the parallel mode, the output data supplied by the N modules.

摘要翻译： 本发明涉及一种半导体器件，其包括N个存储器模块，N个大于或等于三个，每个模块具有排列成行和列的存储器单元阵列;写入电路，耦合到每个模块并被配置为将数据写入存储器 单元，耦合到每个模块并被配置为从存储器单元提供输出数据的读取电路，模块选择电路，其被配置为以常规操作模式单独选择一个存储器模块，并且并行地选择两个或更多个模块 模式，以及耦合到N个模块的比较器电路，并且被配置为在并行模式下比较由N个模块提供的输出数据。

公开(公告)号：US08816778B2

公开(公告)日：2014-08-26

申请号：US13552704

申请日：2012-07-19

申请人： Gaetan Bracmard ,  Jean-Pascal Maraninchi ,  Julien Roche

发明人： Gaetan Bracmard ,  Jean-Pascal Maraninchi ,  Julien Roche

IPC分类号： H03L7/00 ,  H03K3/03

CPC分类号： G06F1/08

摘要： A method for adjusting an oscillator clock frequency, comprising: providing a first oscillator, applying a first setpoint value to the first oscillator, determining a first oscillator frequency value within a first time frame, providing a second oscillator, applying a second setpoint value to the second oscillator, determining a second oscillator frequency value within a second time frame, determining a new frequency setpoint value from the first and second frequency values, the first and second setpoint values, and a desired frequency value, and applying the new frequency setpoint value to one of the first and second oscillators.

摘要翻译： 一种用于调整振荡器时钟频率的方法，包括：提供第一振荡器，向第一振荡器施加第一设定点值，在第一时间帧内确定第一振荡器频率值，提供第二振荡器，向第二振荡器施加第二设定值 第二振荡器，在第二时间帧内确定第二振荡器频率值，从所述第一和第二频率值，所述第一和第二设定值以及期望频率值确定新的频率设定点值，并将所述新频率设定值应用于 第一和第二振荡器之一。

公开(公告)号：US08559625B2

公开(公告)日：2013-10-15

申请号：US11835292

申请日：2007-08-07

申请人： Michel Douguet ,  Vincent Dupaquis

发明人： Michel Douguet ,  Vincent Dupaquis

IPC分类号： G06F21/00

CPC分类号： G06F7/725 ,  G06F2207/7228 ,  H04L9/3066

摘要： In an elliptic curve cryptographic system, point coordinates in a first coordinate system are transformed into a second coordinate system. The transformed coordinates are processed by field operations, which have been modified for operating on the transformed point coordinates. In some implementations, the point coordinates are transformed using a linear transformation matrix having coefficients. The coefficients can be fixed, variable or random. In some implementations, the transformation matrix is invertible.

摘要翻译： 在椭圆曲线加密系统中，将第一坐标系中的点坐标变换为第二坐标系。 变换的坐标是通过现场操作进行处理的，这些操作已被修改以便在变换的点坐标上进行操作。 在一些实现中，使用具有系数的线性变换矩阵来转换点坐标。 系数可以是固定的，可变的或随机的。 在一些实现中，转换矩阵是可逆的。

公开(公告)号：US08301890B2

公开(公告)日：2012-10-30

申请号：US11501968

申请日：2006-08-10

申请人： Majid Kaabouch ,  Eric Le Cocquen ,  Dominique Parlange

发明人： Majid Kaabouch ,  Eric Le Cocquen ,  Dominique Parlange

IPC分类号： G06F21/00

CPC分类号： G06F21/77 ,  G06F21/75 ,  G06F21/755

摘要： A method of processing programming instructions may include identifying an instruction to be fetched; determining if the identified instruction is protected; if the identified instruction is protected, selecting an alternate instruction from a plurality of alternate instructions corresponding to the identified protected instruction, and fetching the selected alternate instruction; and if the identified instruction is not protected, fetching the identified instruction. Identifying the instruction to be fetched may include identifying an address stored in a program address pointer. Determining if the identified instruction is protected may include comparing the address stored in the program address pointer to one or more addresses stored in a first memory portion, and determining if there is a correspondence. Selecting the alternate instruction may include randomly or pseudo-randomly selecting an instruction from one or more corresponding alternate instructions stored in a second memory portion, and storing the selected instruction in the program address pointer.

摘要翻译： 处理编程指令的方法可以包括识别要获取的指令; 确定所识别的指令是否被保护; 如果所识别的指令被保护，则从与所识别的受保护指令相对应的多个替代指令中选择替代指令，并且获取所选择的替代指令; 并且如果所识别的指令未被保护，则获取所识别的指令。 识别要获取的指令可以包括识别存储在程序地址指针中的地址。 确定所识别的指令是否被保护可以包括将存储在程序地址指针中的地址与存储在第一存储器部分中的一个或多个地址进行比较，并且确定是否存在对应关系。 选择替代指令可以包括随机地或伪随机地从存储在第二存储器部分中的一个或多个对应的备选指令中选择指令，并将所选择的指令存储在程序地址指针中。

公开(公告)号：US20120265794A1

公开(公告)日：2012-10-18

申请号：US13444109

申请日：2012-04-11

申请人： Michael NIEL

发明人： Michael NIEL

IPC分类号： G06F7/50 ,  G06F5/01

CPC分类号： G06F7/728 ,  G06F7/5275 ,  G06F7/5443

摘要： A circuit for calculating a sum of products, each product having a q-bit binary operand and a k-bit binary operand, where k is a multiple of q,includes a q-input carry-save adder (CSA); a multiplexer (10) by input of the adder, having four k-bit channels respectively receiving the value 0, a first (Yi) of the k-bit operands, the second k-bit operand (M[63:0], mi), and the sum of the two k-bit operands, the output of a multiplexer of rank t (where t is between 0 and q−1) being taken into account by the adder with a t-bit left shift; and each multiplexer having first and second path selection inputs, the bits of a first of the q-bit operands being respectively supplied to the first selection inputs, and the bits of the second q-bit operand being respectively supplied to the second selection inputs.

摘要翻译： 用于计算乘积和的乘积的电路包括q输入进位保存加法器（CSA），每个乘积具有q位二进制操作数和k位二进制操作数，其中k是q的倍数。 通过输入加法器的多路复用器（10），具有分别接收值0的四个k位通道，k位操作数的第一（Yi），第二k位操作数（M [63：0]，mi ），并且由t位左移的加法器考虑了两个k位操作数的和，其中t个（其中t在0和q-1之间）的多路复用器的输出; 并且每个多路复用器具有第一和第二路径选择输入，所述q位操作数中的第一位的位分别被提供给所述第一选择输入，并且所述第二q位操作数的位分别被提供给所述第二选择输入。