公开(公告)号：US08426304B2

公开(公告)日：2013-04-23

申请号：US13241316

申请日：2011-09-23

申请人： Dong-Chul Yoo ,  Chan-Jin Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Joon-Suk Lee

发明人： Dong-Chul Yoo ,  Chan-Jin Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Joon-Suk Lee

IPC分类号： H01L21/4763

CPC分类号： H01L27/11582 ,  H01L27/105 ,  H01L27/11573 ,  H01L27/11575

摘要： Methods of manufacturing a semiconductor device include forming a stopping layer pattern in a first region of a substrate. A first mold structure is formed in a second region of the substrate that is adjacent the first region. The first mold structure includes first sacrificial patterns and first interlayer patterns stacked alternately. A second mold structure is formed on the first mold structure and the stopping layer pattern. The second mold structure includes second sacrificial patterns and second interlayer patterns stacked alternately. The second mold structure partially covers the stopping layer pattern. A channel pattern is formed and passes through the first mold structure and the second mold structure.

摘要翻译： 制造半导体器件的方法包括在衬底的第一区域中形成停止层图案。 第一模具结构形成在与第一区域相邻的基板的第二区域中。 第一模具结构包括交替堆叠的第一牺牲图案和第一层间图案。 在第一模具结构和止挡层图案上形成第二模具结构。 第二模具结构包括交替堆叠的第二牺牲图案和第二层间图案。 第二模具结构部分地覆盖止挡层图案。 形成通道图案并通过第一模具结构和第二模具结构。

公开(公告)号：US08410542B2

公开(公告)日：2013-04-02

申请号：US12938006

申请日：2010-11-02

申请人： Dong-Chul Yoo ,  Byong-Ju Kim ,  Han-Mei Choi ,  Ki-Hyun Hwang

发明人： Dong-Chul Yoo ,  Byong-Ju Kim ,  Han-Mei Choi ,  Ki-Hyun Hwang

IPC分类号： H01L29/792

CPC分类号： H01L29/42324 ,  G11C16/0416 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/513

摘要： Nonvolatile memory devices include a tunnel insulating layer on a substrate and a charge storing layer on the tunnel insulating layer. A charge transfer blocking layer is provided on the charge storing layer. The charge transfer blocking layer is formed as a composite of multiple layers, which include a first oxide layer having a thickness of about 1 Å to about 10 Å. This first oxide layer is formed directly on the charge storing layer. The charge transfer blocking layer includes a first dielectric layer on the first oxide layer. The charge transfer blocking layer also includes a second oxide layer on the first dielectric layer and a second dielectric layer on the second oxide layer. The first and second dielectric layers have a higher dielectric constant relative to the first and second oxide layers, respectively. The memory cell includes an electrically conductive electrode on the charge transfer blocking layer.

摘要翻译： 非易失性存储器件包括衬底上的隧道绝缘层和隧道绝缘层上的电荷存储层。 电荷转移阻挡层设置在电荷存储层上。 电荷转移阻挡层形成为多层的复合物，其包括厚度为约至约的第一氧化物层。 该第一氧化物层直接形成在电荷存储层上。 电荷转移阻挡层包括在第一氧化物层上的第一电介质层。 电荷转移阻挡层还包括在第一介电层上的第二氧化物层和第二氧化物层上的第二介电层。 第一和第二电介质层分别相对于第一和第二氧化物层具有更高的介电常数。 存储单元包括电荷转移阻挡层上的导电电极。

公开(公告)号：US20120267702A1

公开(公告)日：2012-10-25

申请号：US13442482

申请日：2012-04-09

申请人： Jung-Geun JEE ,  Jin-Gyun Kim ,  Jun-Kyu Yang ,  Ji-Hoon Choi ,  Dong-Kyum Kim ,  Ki-Hyun Hwang

发明人： Jung-Geun JEE ,  Jin-Gyun Kim ,  Jun-Kyu Yang ,  Ji-Hoon Choi ,  Dong-Kyum Kim ,  Ki-Hyun Hwang

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L27/11582 ,  H01L27/1157

摘要： A device includes a first GSL, a plurality of first word lines, a first SSL, a plurality of first insulation layer patterns, and a first channel. The first GSL, the first word lines, and the first SSL are spaced apart from each other on a substrate in a first direction perpendicular to a top surface of a substrate. The first insulation layer patterns are between the first GSL, the first word lines and the first SSL. The first channel on the top surface of the substrate extends in the first direction through the first GSL, the first word lines, the first SSL, and the first insulation layer patterns, and has a thickness thinner at a portion thereof adjacent to the first SSL than at portions thereof adjacent to the first insulation layer patterns.

摘要翻译： 一种装置包括第一GSL，多个第一字线，第一SSL，多个第一绝缘层图案和第一通道。 第一GSL，第一字线和第一SSL在垂直于衬底顶表面的第一方向上在衬底上彼此间隔开。 第一绝缘层图案位于第一GSL，第一字线和第一SSL之间。 衬底顶表面上的第一通道沿着第一方向延伸穿过第一GSL，第一字线，第一SSL和第一绝缘层图案，并且在与第一SSL相邻的部分处具有较薄的厚度 而不是靠近第一绝缘层图案的部分。

公开(公告)号：US20120052673A1

公开(公告)日：2012-03-01

申请号：US13204349

申请日：2011-08-05

申请人： Dong-Chul Yoo ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Jin-Gyun Kim

发明人： Dong-Chul Yoo ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Jin-Gyun Kim

IPC分类号： H01L21/336

CPC分类号： H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A method for fabricating a nonvolatile memory device is disclosed. The method includes forming a first structure for a common source line on a semiconductor substrate, the first structure extending along a first direction, forming a mold structure by alternately stacking a plurality of sacrificial layers and a plurality of insulating layers on the semiconductor substrate, forming a plurality of openings in the mold structure exposing a portion of the first structure, and forming a first memory cell string at a first side of the first structure and a second memory cell string at a second, opposite side of the first structure. The plurality of openings include a first through-hole and a second through-hole, each through-hole passing through the plurality of sacrificial layers and plurality of insulating layers, and the first through-hole and the second through-hole overlap each other in the first direction.

摘要翻译： 公开了一种用于制造非易失性存储器件的方法。 该方法包括在半导体衬底上形成用于公共源极线的第一结构，第一结构沿着第一方向延伸，通过在半导体衬底上交替堆叠多个牺牲层和多个绝缘层来形成模具结构，形成 所述模具结构中的多个开口露出所述第一结构的一部分，以及在所述第一结构的第一侧形成第一存储单元串，以及在所述第一结构的第二相反侧形成第二存储单元串。 多个开口包括第一通孔和第二通孔，每个通孔穿过多个牺牲层和多个绝缘层，并且第一通孔和第二通孔重叠在一起 第一个方向。

公开(公告)号：US20110189846A1

公开(公告)日：2011-08-04

申请号：US13020979

申请日：2011-02-04

申请人： Jeong Gil Lee ,  Chang-Won Lee ,  Sang-Woo Lee ,  Sun-Woo Lee ,  Ki-Hyun Hwang ,  Jae-Hwa Park ,  Eun-Ji Jung

发明人： Jeong Gil Lee ,  Chang-Won Lee ,  Sang-Woo Lee ,  Sun-Woo Lee ,  Ki-Hyun Hwang ,  Jae-Hwa Park ,  Eun-Ji Jung

IPC分类号： H01L21/28

CPC分类号： H01L21/28

摘要： A method of manufacturing a non-volatile memory device including a tunnel oxide layer, a preliminary charge storing layer and a dielectric layer on a semiconductor layer is disclosed. A first polysilicon layer is formed on the dielectric layer. A barrier layer and a second polysilicon layer are formed on the first polysilicon layer. The second polysilicon layer, the barrier layer, the first polysilicon layer, the dielectric layer, the preliminary charge storing layer and the tunnel oxide layer are patterned to form a tunnel layer pattern, a charge storing layer pattern, a dielectric layer pattern, a first control gate pattern, a barrier layer pattern and a second polysilicon pattern. A nickel layer is formed on the second polysilicon layer. Heat treatment is performed with respect to the second polysilicon pattern and the nickel layer to form a second control gate pattern including NiSi on the barrier layer pattern.

摘要翻译： 公开了一种在半导体层上制造包括隧道氧化物层，初电电荷存储层和电介质层的非易失性存储器件的方法。 在介电层上形成第一多晶硅层。 在第一多晶硅层上形成阻挡层和第二多晶硅层。 对第二多晶硅层，势垒层，第一多晶硅层，电介质层，初电电荷存储层和隧道氧化物层进行图案化以形成隧道层图案，电荷存储层图案，介电层图案，第一 控制栅极图案，势垒层图案和第二多晶硅图案。 在第二多晶硅层上形成镍层。 对第二多晶硅图案和镍层进行热处理，以在阻挡层图案上形成包括NiSi的第二控制栅极图案。

公开(公告)号：US20110101438A1

公开(公告)日：2011-05-05

申请号：US12938006

申请日：2010-11-02

申请人： Dong-Chul Yoo ,  Byong-Ju Kim ,  Han-Mei Choi ,  Ki-Hyun Hwang

发明人： Dong-Chul Yoo ,  Byong-Ju Kim ,  Han-Mei Choi ,  Ki-Hyun Hwang

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/42324 ,  G11C16/0416 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/513

摘要： Nonvolatile memory devices include a tunnel insulating layer on a substrate and a charge storing layer on the tunnel insulating layer. A charge transfer blocking layer is provided on the charge storing layer. The charge transfer blocking layer is formed as a composite of multiple layers, which include a first oxide layer having a thickness of about 1 Å to about 10 Å. This first oxide layer is formed directly on the charge storing layer. The charge transfer blocking layer includes a first dielectric layer on the first oxide layer. The charge transfer blocking layer also includes a second oxide layer on the first dielectric layer and a second dielectric layer on the second oxide layer. The first and second dielectric layers have a higher dielectric constant relative to the first and second oxide layers, respectively. The memory cell includes an electrically conductive electrode on the charge transfer blocking layer.

摘要翻译： 非易失性存储器件包括衬底上的隧道绝缘层和隧道绝缘层上的电荷存储层。 电荷转移阻挡层设置在电荷存储层上。 电荷转移阻挡层形成为多层的复合物，其包括厚度为约至约的第一氧化物层。 该第一氧化物层直接形成在电荷存储层上。 电荷转移阻挡层包括在第一氧化物层上的第一电介质层。 电荷转移阻挡层还包括在第一介电层上的第二氧化物层和第二氧化物层上的第二介电层。 第一和第二电介质层分别相对于第一和第二氧化物层具有更高的介电常数。 存储单元包括电荷转移阻挡层上的导电电极。

公开(公告)号：US20090221140A1

公开(公告)日：2009-09-03

申请号：US12453419

申请日：2009-05-11

申请人： Ju-Wan Lim ,  Hyun-Seok Jang ,  Byung-Hong Chung ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

发明人： Ju-Wan Lim ,  Hyun-Seok Jang ,  Byung-Hong Chung ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

IPC分类号： H01L21/28

CPC分类号： H01L29/66833 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/1203 ,  H01L29/78 ,  H01L29/7851 ,  H01L29/792

摘要： A non-volatile memory device prevents charge spreading. The non-volatile memory device includes an isolation trench in a semiconductor substrate, an isolation layer partially filling the isolation trench between first and second fins defined by the isolation trench, a control gate electrode crossing the first and second fins, a first charge trap pattern between the first fin and the control gate electrode, and a second charge trap pattern between the second fin and the control gate electrode.

摘要翻译： 非易失性存储器件防止电荷扩展。 非易失性存储器件包括半导体衬底中的隔离沟槽，隔离层部分地填充由隔离沟槽限定的第一和第二鳍片之间的隔离沟槽，跨越第一鳍片和第二鳍片的控制栅极电极，第一电荷陷阱图案 在第一鳍片和控制栅电极之间，以及第二鳍片和控制栅电极之间的第二电荷陷阱图案。

公开(公告)号：US07419888B2

公开(公告)日：2008-09-02

申请号：US11494451

申请日：2006-07-28

申请人： Sang-Ryol Yang ,  Kyong-Hee Joo ,  In-Seok Yeo ,  Ki-Hyun Hwang ,  Seung-Hyun Lim

发明人： Sang-Ryol Yang ,  Kyong-Hee Joo ,  In-Seok Yeo ,  Ki-Hyun Hwang ,  Seung-Hyun Lim

IPC分类号： H01L21/20 ,  H01L21/36

CPC分类号： H01L21/02164 ,  B82Y10/00 ,  C23C16/308 ,  C23C16/401 ,  C23C16/45529 ,  H01L21/0214 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/28273 ,  H01L21/3141 ,  H01L21/32055 ,  H01L29/42328 ,  Y10S438/962

摘要： In a method of forming a silicon-rich nanocrystalline structure by an ALD process, a first gas including a first silicon compound is provided onto an object to form a silicon-rich chemisorption layer on the object. A second gas including oxygen is provided onto the silicon-rich chemisorption layer to form a silicon-rich insulation layer on the object. A third gas including a second silicon compound is provided onto the silicon-rich insulation layer to form a silicon nanocrystalline layer on the silicon-rich insulation layer. The first gas, the second gas and the third gas may be repeatedly provided to alternately form the silicon-rich nanocrystalline structure having a plurality of silicon-rich insulation layers and a plurality of silicon nanocrystalline layers on the object.

摘要翻译： 在通过ALD工艺形成富含硅的纳米晶体结构的方法中，将包含第一硅化合物的第一气体提供到物体上以在物体上形成富含硅的化学吸附层。 在富含硅的化学吸附层上提供包含氧的第二气体，以在物体上形成富含硅的绝缘层。 在富硅绝缘层上提供包括第二硅化合物的第三气体，以在富硅绝缘层上形成硅纳米晶层。 可以重复地提供第一气体，第二气体和第三气体以交替地形成在物体上具有多个富硅绝缘层和多个硅纳米晶层的富含硅的纳米晶体结构。

公开(公告)号：US20080105919A1

公开(公告)日：2008-05-08

申请号：US11819850

申请日：2007-06-29

申请人： Ju-Wan Lim ,  Hyun-Seok Jang ,  Byung-Hong Chung ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

发明人： Ju-Wan Lim ,  Hyun-Seok Jang ,  Byung-Hong Chung ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

IPC分类号： H01L21/336 ,  H01L29/792

CPC分类号： H01L29/66833 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/1203 ,  H01L29/78 ,  H01L29/7851 ,  H01L29/792

摘要： A non-volatile memory device prevents charge spreading. The non-volatile memory device includes an isolation trench in a semiconductor substrate, an isolation layer partially filling the isolation trench between first and second fins defined by the isolation trench, a control gate electrode crossing the first and second fins, a first charge trap pattern between the first fin and the control gate electrode, and a second charge trap pattern between the second fin and the control gate electrode.

摘要翻译： 非易失性存储器件防止电荷扩展。 非易失性存储器件包括半导体衬底中的隔离沟槽，隔离层部分地填充由隔离沟槽限定的第一和第二鳍片之间的隔离沟槽，跨越第一鳍片和第二鳍片的控制栅极电极，第一电荷陷阱图案 在第一鳍片和控制栅电极之间，以及第二鳍片和控制栅电极之间的第二电荷陷阱图案。

公开(公告)号：US20080048277A1

公开(公告)日：2008-02-28

申请号：US11892223

申请日：2007-08-21

申请人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

发明人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Sang-Ryol Yang

IPC分类号： H01L29/40 ,  H01L21/3205

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L21/823456 ,  H01L21/82385

摘要： A gate of a transistor includes a gate oxide layer formed on a semiconductor device, a first conductive layer pattern including polysilicon doped with boron and formed on the gate oxide layer, a diffusion preventing layer pattern including amorphous silicon formed by a chemical vapor deposition process using a reaction gas having trisilane (Si3H8) and formed on the first conductive layer pattern, and a second conductive layer pattern including metal silicide and formed on the diffusion preventing layer pattern. Since a gate of PMOS transistor includes a diffusion preventing layer having an excellent surface morphology, diffusion of impurities is sufficiently prevented. Thus, the threshold voltage of PMOS transistor may be reduced and threshold voltage distribution may be improved.

摘要翻译： 晶体管的栅极包括形成在半导体器件上的栅极氧化层，包含掺杂有硼的多晶硅并形成在栅极氧化物层上的第一导电层图案，包括通过化学气相沉积工艺形成的非晶硅的扩散防止层图案，其使用 形成在第一导电层图案上的具有丙硅烷（Si 3 N 8 H 8）的反应气体和形成在扩散防止层上的金属硅化物的第二导电层图案 模式。 由于PMOS晶体管的栅极包括具有优异表面形态的扩散防止层，因此充分防止了杂质的扩散。 因此，可以降低PMOS晶体管的阈值电压，并且可以提高阈值电压分布。