公开(公告)号：US20070155172A1

公开(公告)日：2007-07-05

申请号：US11382799

申请日：2006-05-11

申请人： Erh Kun Lai ,  Chiahua Ho ,  Yi Chou Chen ,  Kuang Yeu Hsieh

发明人： Erh Kun Lai ,  Chiahua Ho ,  Yi Chou Chen ,  Kuang Yeu Hsieh

IPC分类号： H01L21/44

CPC分类号： H01L27/2436 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/14 ,  H01L45/141 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： A method for manufacturing a phase change memory device comprises forming an electrode layer. Electrodes are made in the electrode layer using conductor fill techniques that are also used inter-layer conductors for metallization layers, in order to improve process scaling with shrinking critical dimensions for metallization layers. The electrode layer is made by forming a multi-layer dielectric layer on a substrate, etching the multi-layer dielectric layer to form vias for electrode members contacting circuitry below, forming insulating spacers on the vias, etching through a top layer in the multi-layer dielectric layer to form trenches between the insulating spacers for electrode members contacting circuitry above, filling the vias and trenches with a conductive material using the metallization process. Thin film bridges of memory material are formed over the electrode layer.

摘要翻译： 一种相变存储器件的制造方法，包括形成电极层。 使用导体填充技术在电极层中制造电极，该技术也用于金属化层的层间导体，以便通过金属化层的缩小临界尺寸改善工艺规模。 电极层是通过在衬底上形成多层电介质层而形成的，蚀刻多层电介质层以形成接触下面电路的电极构件的通路，在通孔上形成绝缘隔离层， 以在用于接触上述电路的电极部件的绝缘间隔物之间​​形成沟槽，用导电材料使用金属化工艺填充过孔和沟槽。 存储材料的薄膜桥形成在电极层上。

公开(公告)号：US08324681B2

公开(公告)日：2012-12-04

申请号：US13162386

申请日：2011-06-16

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US20070278529A1

公开(公告)日：2007-12-06

申请号：US11421036

申请日：2006-05-30

申请人： Erh Kun Lai ,  Chia Hua Ho ,  Kuang Yeu Hsieh

发明人： Erh Kun Lai ,  Chia Hua Ho ,  Kuang Yeu Hsieh

IPC分类号： H01L27/10 ,  H01L21/8234

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/14 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675

摘要： A phase change random access memory PCRAM device is described suitable for use in large-scale integrated circuits. An exemplary memory device has a pipe-shaped first electrode formed from a first electrode layer on a sidewall of a sidewall support structure. A sidewall spacer insulating member is formed from a first oxide layer and a second, “L-shaped,” electrode is formed on the insulating member. An electrical contact is connected to the horizontal portion of the second electrode. A bridge of memory material extends from a top surface of the first electrode to a top surface of the second electrode across a top surface of the sidewall spacer insulating member.

摘要翻译： 描述适用于大规模集成电路的相变随机存取存储器PCRAM器件。 示例性存储器件具有由侧壁支撑结构的侧壁上的第一电极层形成的管状第一电极。 侧壁间隔绝缘部件由第一氧化物层形成，第二“L”形电极形成在绝缘部件上。 电触头连接到第二电极的水平部分。 记忆材料桥从第一电极的顶表面延伸到第二电极的顶表面，跨过侧壁间隔绝缘件的顶表面。

公开(公告)号：US07977735B2

公开(公告)日：2011-07-12

申请号：US12717076

申请日：2010-03-03

申请人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

发明人： Erh-Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。

公开(公告)号：US20100276658A1

公开(公告)日：2010-11-04

申请号：US12836304

申请日：2010-07-14

申请人： Wei-Chih Chien ,  Kuo-Pin Chang ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Wei-Chih Chien ,  Kuo-Pin Chang ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： H01L45/00

CPC分类号： H01L45/04 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1633 ,  Y10S438/90

摘要： A memory device comprises first and second electrodes with a memory element and a buffer layer located between and electrically coupled to them. The memory element comprises one or more metal oxygen compounds. The buffer layer comprises at least one of an oxide and a nitride. Another memory device comprises first and second electrodes with a memory element and a buffer layer, having a thickness of less than 50 Å, located between and electrically coupled to them. The memory comprises one or more metal oxygen compounds. An example of a method of fabricating a memory device includes forming first and second electrodes. A memory, located between and electrically coupled to the first and the second electrodes, is formed; the memory comprises one or more metal oxygen compounds and the buffer layer comprises at least one of an oxide and a nitride.

摘要翻译： 存储器件包括具有存储元件的第一和第二电极以及位于它们之间并与之电耦合的缓冲层。 记忆元件包括一种或多种金属氧化合物。 缓冲层包括氧化物和氮化物中的至少一种。 另一个存储器件包括具有存储元件和缓冲层的第一和第二电极，其厚度小于50，位于它们之间并与之电耦合。 记忆体包括一种或多种金属氧化合物。 制造存储器件的方法的一个例子包括形成第一和第二电极。 形成位于第一和第二电极之间并电耦合到第一和第二电极的存储器; 存储器包括一种或多种金属氧化合物，并且缓冲层包括氧化物和氮化物中的至少一种。

公开(公告)号：US07704865B2

公开(公告)日：2010-04-27

申请号：US11209875

申请日：2005-08-23

申请人： Yen-Hao Shih ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Yen-Hao Shih ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： H01L21/425

CPC分类号： H01L21/2652 ,  H01L21/28211 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/7923

摘要： Methods of forming charge-trapping dielectric layer structures in semiconductor memory devices which comprise: (a) providing a semiconductor substrate; (b) forming an oxide layer on at least a portion of the substrate; (c) forming two or more source/drain regions in the substrate below the oxide layer; (d) re-oxidizing the oxide layer; (e) forming a charge-trapping dielectric layer on the oxide layer; and (f) forming an insulating layer on the charge-trapping dielectric layer; as well as methods which comprise: (a) providing a semiconductor substrate; (b) forming an oxide layer on at least a portion of the substrate in a dry atmosphere; (c) forming two or more source/drain regions in the substrate below the oxide layer; (d) forming a charge-trapping dielectric layer on the oxide layer; (e) forming an insulating layer on the charge-trapping dielectric layer; and (f) annealing the insulating layer in an atmosphere having a hydrogen content of less than about 0.01% are described.

摘要翻译： 在半导体存储器件中形成电荷俘获电介质层结构的方法包括：（a）提供半导体衬底; （b）在所述基材的至少一部分上形成氧化物层; （c）在氧化物层下面的衬底中形成两个或更多个源极/漏极区域; （d）氧化氧化层; （e）在所述氧化物层上形成电荷捕获电介质层; 和（f）在电荷俘获电介质层上形成绝缘层; 以及包括：（a）提供半导体衬底的方法; （b）在干燥气氛中在所述基材的至少一部分上形成氧化物层; （c）在氧化物层下面的衬底中形成两个或更多个源极/漏极区域; （d）在氧化物层上形成电荷俘获介电层; （e）在电荷捕获介电层上形成绝缘层; 和（f）在氢含量小于约0.01％的气氛中退火绝缘层。

公开(公告)号：US07473589B2

公开(公告)日：2009-01-06

申请号：US11549520

申请日：2006-10-13

申请人： Erh Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

发明人： Erh Kun Lai ,  Hang-Ting Lue ,  Kuang Yeu Hsieh

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/4234

摘要： A manufacturing method for stacked, non-volatile memory device provides a plurality of bitline layers and wordline layers with charge trapping structures. The bitline layers have a plurality of bitlines formed on an insulating layer, such as silicon on insulator technologies. The wordline layers are patterned with respective pluralities of wordlines and charge trapping structures, orthoganal to the bitlines.

摘要翻译： 用于堆叠的非易失性存储器件的制造方法提供具有电荷俘获结构的多个位线层和字线层。 位线层具有形成在绝缘层上的多个位线，例如绝缘体上硅技术。 字线层用相应的多个字线和电荷俘获结构进行构图，这些结构垂直于位线。

公开(公告)号：US08072793B2

公开(公告)日：2011-12-06

申请号：US12204515

申请日：2008-09-04

申请人： Ming-Daou Lee ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Ming-Daou Lee ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： G11C11/00

CPC分类号： G11C11/5685 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  G11C2213/76 ,  G11C2213/78 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633

摘要： Memory devices are described along with methods for manufacturing. A memory device as described herein includes a plurality of memory cells located between word lines and bit lines. Each memory cell comprises a diode and a plurality of memory elements each comprising one or more metal-oxygen compounds, the diode and the plurality of memory elements arranged in electrical series along a current path between a corresponding word line and a corresponding bit line.

摘要翻译： 描述存储器件以及制造方法。 如本文所述的存储器件包括位于字线和位线之间的多个存储器单元。 每个存储器单元包括二极管和多个存储元件，每个存储元件包括一个或多个金属氧化合物，二极管和多个存储器元件沿着对应字线和相应位线之间的电流路径电串联布置。

公开(公告)号：US08026136B2

公开(公告)日：2011-09-27

申请号：US11964322

申请日：2007-12-26

申请人： Yen-Hao Shih ,  Min-Ta Wu ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Yen-Hao Shih ,  Min-Ta Wu ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： H01L21/8238 ,  H01L21/311

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/518

摘要： Memory cells comprising: a semiconductor substrate having at least two source/drain regions separated by a channel region; a charge-trapping structure disposed above the channel region; and a gate disposed above the charge-trapping structure; wherein the charge-trapping structure comprises a bottom insulating layer, a first charge-trapping layer, and a second charge-trapping layer, wherein an interface between the bottom insulating layer and the substrate has a hydrogen concentration of less than about 3×1011/cm−2, and methods for forming such memory cells.

摘要翻译： 存储单元包括：半导体衬底，具有由沟道区分开的至少两个源极/漏极区域; 设置在通道区域上方的电荷捕获结构; 以及设置在电荷捕获结构上方的栅极; 其中所述电荷捕获结构包括底部绝缘层，第一电荷俘获层和第二电荷俘获层，其中所述底部绝缘层和所述基底之间的界面的氢浓度小于约3×1011 / cm -2，以及形成这种记忆单元的方法。

公开(公告)号：US20100155821A1

公开(公告)日：2010-06-24

申请号：US12717076

申请日：2010-03-03

申请人： ERH-KUN LAI ,  HANG-TING LUE ,  Kuang Yeu Hsieh

发明人： ERH-KUN LAI ,  HANG-TING LUE ,  Kuang Yeu Hsieh

IPC分类号： H01L29/792

CPC分类号： H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/792

摘要： A stacked non-volatile memory device comprises a plurality of bit line and word line layers stacked on top of each other. The bit line layers comprise a plurality of bit lines that can be formed using advanced processing techniques making fabrication of the device efficient and cost effective. The device can be configured for NAND operation.

摘要翻译： 堆叠的非易失性存储器件包括堆叠在彼此顶部的多个位线和字线层。 位线层包括多个位线，其可以使用先进的处理技术形成，从而使器件的制造成本高效且成本有效。 该器件可以配置为NAND操作。