-
61.发明授权公开(公告)号：US06801463B2
公开(公告)日：2004-10-05
申请号：US10273627
申请日：2002-10-17
申请人： Muhammad M. Khellah , Yibin Ye , Dinesh Somasekhar , Vivek De
发明人： Muhammad M. Khellah , Yibin Ye , Dinesh Somasekhar , Vivek De
IPC分类号： G11C700
CPC分类号： G11C7/12
摘要： A leakage compensation approach enabling full VCC precharge. An array of memory cells is coupled between a pair of bit lines. A precharge circuit precharges the pair of bit lines to substantially a supply voltage level and a leakage compensation circuit supplies a first compensation current to a first one of the bit lines to substantially compensate for leakage current supplied by the first bit line during a memory access operation directed to one of the plurality of memory cells.
摘要翻译： 一种允许全VCC预充电的漏电补偿方式。 存储器单元阵列耦合在一对位线之间。 预充电电路将该对位线预充电到基本上的电源电压电平，并且泄漏补偿电路向位线中的第一位提供第一补偿电流，以在存储器访问操作期间基本上补偿由第一位线提供的泄漏电流 指向多个存储器单元中的一个。
-
公开(公告)号：US08006164B2
公开(公告)日：2011-08-23
申请号：US11542007
申请日：2006-09-29
申请人： Khellah Muhammad , Dinesh Somasekhar , Yibin Ye , Nam Sung Kim , Vivek De
发明人： Khellah Muhammad , Dinesh Somasekhar , Yibin Ye , Nam Sung Kim , Vivek De
IPC分类号： G11C29/00
CPC分类号： G11C29/42 , G11C11/4125 , G11C11/417 , G11C29/02 , G11C29/021 , G11C29/028 , G11C29/12005 , G11C29/50 , G11C2029/0409 , G11C2029/0411 , G11C2029/5004
摘要： For one embodiment, an apparatus comprises memory circuitry including memory cells, error detection circuitry to detect error in data stored by memory cells of the memory circuitry, and supply voltage control circuitry to increase supply voltage for one or more memory cells of the memory circuitry based at least in part on detected error. Other embodiments have one or more other features.
摘要翻译： 对于一个实施例，一种装置包括存储器电路，其包括存储器单元，用于检测由存储器电路的存储器单元存储的数据中的错误的错误检测电路，以及用于增加基于存储器电路的一个或多个存储器单元的电源电压的电源电压控制电路 至少部分是检测到的错误。 其他实施例具有一个或多个其他特征。
-
公开(公告)号：US07199617B1
公开(公告)日：2007-04-03
申请号：US11111060
申请日：2005-04-21
申请人： Gerhard Schrom , Dinesh Somasekhar , Peter Hazucha , Stephen Tang , Vivek De
发明人： Gerhard Schrom , Dinesh Somasekhar , Peter Hazucha , Stephen Tang , Vivek De
IPC分类号： H04K19/094 , H04K19/0175
CPC分类号： H03K19/018528
摘要： A level shifting device comprises an input stage, a cascode stage, a cross-coupled stage, and an output stage. The input stage may receive a data signal or binary logic input in a first data range, a complement of the data signal, and a first voltage. The cascode stage may receive a first voltage and may be connected to the input stage. The cross-coupled stage may be adapted to isolate the first voltage and may be connected to the cascode stage. The output stage may receive a second voltage, provide an output, and be connected to the cross-coupled stage. The cascode stage may be adapted to provide the first voltage as the output when the logic input is a first value and provide the second voltage as the output when the logic input is a second value. Other embodiments are also claimed and described.
摘要翻译： 电平移位装置包括输入级，共源共栅级，交叉耦合级和输出级。 输入级可以在第一数据范围内接收数据信号或二进制逻辑输入，数据信号的补码和第一电压。 共源共栅级可以接收第一电压并且可以连接到输入级。 交叉耦合级可以适于隔离第一电压并且可以连接到共源共栅级。 输出级可以接收第二电压，提供输出，并连接到交叉耦合级。 当逻辑输入是第一值时，共源共栅级可以适于提供第一电压作为输出，并且当逻辑输入是第二值时提供第二电压作为输出。 还要求保护和描述其它实施例。
-
公开(公告)号：US20120110266A1
公开(公告)日：2012-05-03
申请号：US13342016
申请日：2011-12-31
申请人： Christopher Wilkerson , M. Muhammad Khellah , Vivek De , Ming Y. Zhang , Jaume Abella , Javier Carretero Casado , Pedro Chaparro Monferrer , Xavier Vera , Antonio Gonzalez
发明人： Christopher Wilkerson , M. Muhammad Khellah , Vivek De , Ming Y. Zhang , Jaume Abella , Javier Carretero Casado , Pedro Chaparro Monferrer , Xavier Vera , Antonio Gonzalez
IPC分类号： G06F12/08
CPC分类号： G06F12/0895 , G06F1/3203 , G06F1/3275 , G06F1/3296 , G06F12/0864 , Y02D10/13 , Y02D10/14 , Y02D10/172
摘要： Methods and apparatus relating to disabling one or more cache portions during low voltage operations are described. In some embodiments, one or more extra bits may be used for a portion of a cache that indicate whether the portion of the cache is capable at operating at or below Vccmin levels. Other embodiments are also described and claimed.
摘要翻译： 描述了在低电压操作期间禁用一个或多个高速缓存部分的方法和装置。 在一些实施例中，一个或多个额外的比特可以用于高速缓存的一部分，其指示高速缓存的部分是否能够在Vccmin等级或更低的值下运行。 还描述和要求保护其他实施例。
-
65.发明授权公开(公告)号：US08111579B2
公开(公告)日：2012-02-07
申请号：US12291433
申请日：2008-11-10
IPC分类号： G11C8/00
CPC分类号： G11C5/142 , G11C5/063 , G11C11/412 , G11C11/413
摘要： A register file employing a shared supply structure to improve the minimum supply voltage.
摘要翻译： 采用共享供电结构的寄存器文件来提高最小电源电压。
-
66.发明授权公开(公告)号：US08462541B2
公开(公告)日：2013-06-11
申请号：US13347213
申请日：2012-01-10
IPC分类号： G11C11/00
CPC分类号： G11C5/142 , G11C5/063 , G11C11/412 , G11C11/413
摘要： A register file employing a shared supply structure to improve the minimum supply voltage.
摘要翻译： 采用共享供电结构的寄存器文件来提高最小电源电压。
-
67.发明授权公开(公告)号：US07274250B2
公开(公告)日：2007-09-25
申请号：US11170559
申请日：2005-06-28
申请人： Peter Hazucha , Sung T. Moon , Gerhard Schrom , Fabrice Paillet , Tanay Karnik , Vivek De
发明人： Peter Hazucha , Sung T. Moon , Gerhard Schrom , Fabrice Paillet , Tanay Karnik , Vivek De
IPC分类号： G05F1/10
CPC分类号： G05F3/30
摘要： A temperature-independent voltage reference containing two independent bias circuits powered by the reference voltage, each bias circuit containing components with an exponential dependence of current on voltage and one containing a resistive impedance, and further including voltage dividers and an active component.
摘要翻译： 独立于温度的电压基准包含由参考电压供电的两个独立偏置电路，每个偏置电路包含电流与电压的指数关系的分量，以及包含电阻阻抗的分量，并且还包括分压器和有源分量。
-
68.发明申请公开(公告)号：US20060290415A1
公开(公告)日：2006-12-28
申请号：US11170559
申请日：2005-06-28
申请人： Peter Hazucha , Sung Moon , Gerhard Schrom , Fabrice Paillet , Tanay Karnik , Vivek De
发明人： Peter Hazucha , Sung Moon , Gerhard Schrom , Fabrice Paillet , Tanay Karnik , Vivek De
IPC分类号： G05F1/10
CPC分类号： G05F3/30
摘要： A temperature-independent voltage reference containing two independent bias circuits powered by the reference voltage, each bias circuit containing components with an exponential dependence of current on voltage and one containing a resistive impedance, and further including voltage dividers and an active component.
摘要翻译： 独立于温度的电压基准包含由参考电压供电的两个独立偏置电路，每个偏置电路包含电流与电压的指数关系的分量，以及包含电阻阻抗的分量，并且还包括分压器和有源分量。
-
公开(公告)号：US20050218972A1
公开(公告)日：2005-10-06
申请号：US10813169
申请日：2004-03-31
申请人： Peter Hazucha , Jianping Xu , Gerhard Schrom , Tanay Karnik , Fabrice Paillet , Vivek De
发明人： Peter Hazucha , Jianping Xu , Gerhard Schrom , Tanay Karnik , Fabrice Paillet , Vivek De
IPC分类号： B23K9/00
CPC分类号： G06F1/305 , G06F1/28 , Y10T307/839
摘要： A resonance suppression circuit is provided to suppress resonance on a power grid of a chip or die. The resonance suppression circuit may include a band-pass filter portion, a comparator portion, an amplification portion and a current dissipation portion. The band-pass filter portion may include an inverter coupled between two signal lines of the power grid. The comparator portion may sense voltage fluctuations at approximately the resonance frequency and trigger the current dissipation portion to turn ON and thereby change the frequency spectrum of the load current on the power grid to suppress the power grid resonance.
摘要翻译： 提供谐振抑制电路以抑制芯片或管芯的电网上的共振。 谐振抑制电路可以包括带通滤波器部分，比较器部分，放大部分和电流消耗部分。 带通滤波器部分可以包括耦合在电网的两个信号线之间的反相器。 比较器部分可以感测大致谐振频率处的电压波动，并且触发电流耗散部分导通，从而改变电网上的负载电流的频谱以抑制电网谐振。
-
70.发明申请公开(公告)号：US20120106285A1
公开(公告)日：2012-05-03
申请号：US13347213
申请日：2012-01-10
IPC分类号： G11C5/14
CPC分类号： G11C5/142 , G11C5/063 , G11C11/412 , G11C11/413
摘要： A register file employing a shared supply structure to improve the minimum supply voltage.
摘要翻译： 采用共享供电结构的寄存器文件来提高最小电源电压。
-
-
-
-
-
-
-
-
-
搜索结果
154 条记录 (耗时 0.031 秒)
