利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

107 条记录 (耗时 0.022 秒)

    Narrow body raised source/drain metal gate MOSFET
    71.
    发明授权
    Narrow body raised source/drain metal gate MOSFET 有权
    窄体凸起源极/漏极金属栅极MOSFET

    公开(公告)号：US07034361B1

    公开(公告)日：2006-04-25

    申请号：US10653234

    申请日：2003-09-03

    申请人： Bin Yu ,  Shibly S. Ahmed ,  Haihong Wang

    发明人： Bin Yu ,  Shibly S. Ahmed ,  Haihong Wang

    IPC分类号： H01L27/01

    CPC分类号： H01L29/785 ,  H01L29/4908 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66795

    摘要： A semiconductor device includes a fin, a source region formed adjacent the fin and having a height greater than that of the fin, and a drain region formed adjacent the a second side of the fin and having a height greater than that of the fin. A metal gate region is formed at a top surface and at least one side surface of the fin. A width of the source and drain region may be greater than that of the fin. The semiconductor device may exhibit a reduced series resistance and an improved transistor drive current.

    摘要翻译： 半导体器件包括鳍状物，邻近翅片形成的源极区域，其高度大于鳍状物的高度;以及漏极区域，其形成在翅片的第二侧附近并且具有高于翅片的高度。 金属栅极区域形成在翅片的顶表面和至少一个侧表面处。 源极和漏极区域的宽度可以大于鳍片的宽度。 半导体器件可以呈现减小的串联电阻和改进的晶体管驱动电流。

    Front side seal to prevent germanium outgassing
    73.
    发明授权
    Front side seal to prevent germanium outgassing 失效
    前侧密封防止锗脱气

    公开(公告)号：US06921709B1

    公开(公告)日：2005-07-26

    申请号：US10620194

    申请日：2003-07-15

    申请人： Eric N. Paton ,  Haihong Wang ,  Qi Xiang

    发明人： Eric N. Paton ,  Haihong Wang ,  Qi Xiang

    IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L21/84 ,  H01L29/10

    CPC分类号： H01L21/84 ,  H01L21/2652 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7842 ,  Y10S438/923 ,  Y10S438/933

    摘要： A method of manufacturing an integrated circuit having a gate structure above a substrate that includes germanium utilizes at least one layer as a seal. The layer advantageously can prevent back sputtering and outdiffusion. A transistor can be formed in the substrate by doping through the layer. Another layer can be provided below the first layer. Layers of silicon dioxide, silicon carbide, silicon nitride, titanium, titanium nitride, titanium/titanium nitride, tantalum nitride, and silicon carbide can be used.

    摘要翻译： 制造具有在包括锗的衬底之上的栅极结构的集成电路的方法利用至少一层作为密封。 该层有利地可以防止反溅射和扩散。 可以通过掺杂通过层在衬底中形成晶体管。 可以在第一层下面提供另一层。 可以使用二氧化硅，碳化硅，氮化硅，钛，氮化钛，钛/氮化钛，氮化钽和碳化硅的层。

    Damascene tri-gate FinFET
    74.
    发明申请
    Damascene tri-gate FinFET 有权
    大马士革三栅极FinFET

    公开(公告)号：US20050153492A1

    公开(公告)日：2005-07-14

    申请号：US10754559

    申请日：2004-01-12

    申请人： Shibly Ahmed ,  Haihong Wang ,  Bin Yu

    发明人： Shibly Ahmed ,  Haihong Wang ,  Bin Yu

    IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L21/338

    CPC分类号： H01L29/785 ,  H01L29/66545 ,  H01L29/66795

    摘要： A method of forming a fin field effect transistor includes forming a fin and forming a source region adjacent a first end of the fin and a drain region adjacent a second end of the fin. The method further includes forming a dummy gate over the fin and forming a dielectric layer around the dummy gate. The method also includes removing the dummy gate to form a trench in the dielectric layer and forming a metal gate in the trench.

    摘要翻译： 形成鳍状场效应晶体管的方法包括形成鳍片并形成与鳍片的第一端相邻的源极区域和与鳍片的第二端部相邻的漏极区域。 该方法还包括在鳍上方形成虚拟栅极，并在虚拟栅极周围形成电介质层。 该方法还包括去除伪栅极以在电介质层中形成沟槽并在沟槽中形成金属栅极。

    System and method for forming stacked fin structure using metal-induced-crystallization
    76.
    发明授权
    System and method for forming stacked fin structure using metal-induced-crystallization 失效
    使用金属诱导结晶形成堆叠鳍结构的系统和方法

    公开(公告)号：US06894337B1

    公开(公告)日：2005-05-17

    申请号：US10768014

    申请日：2004-02-02

    申请人： Haihong Wang ,  Shibly S. Ahmed ,  Bin Yu

    发明人： Haihong Wang ,  Shibly S. Ahmed ,  Bin Yu

    IPC分类号： H01L21/20 ,  H01L21/336 ,  H01L27/08 ,  H01L29/786

    CPC分类号： H01L29/785 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/02672 ,  H01L21/2022 ,  H01L29/66795 ,  H01L29/7853

    摘要： A method facilitates the formation of a stacked fin structure for a semiconductor device that includes a substrate. The method includes forming one or more oxide layers on the substrate and forming one or more amorphous silicon layers interspersed with the one or more oxide layers. The method further includes etching the one or more oxide layers and the one or more amorphous silicon layers to form a stacked fin structure and performing a metal-induced crystallization operation to convert the one or more amorphous silicon layers to one or more crystalline silicon layers.

    摘要翻译： 一种方法有助于形成用于包括衬底的半导体器件的堆叠鳍式结构。 该方法包括在衬底上形成一个或多个氧化物层并形成与该一个或多个氧化物层分开的一个或多个非晶硅层。 该方法还包括蚀刻一个或多个氧化物层和一个或多个非晶硅层以形成堆叠鳍状结构，并执行金属诱导结晶操作以将一个或多个非晶硅层转换成一个或多个结晶硅层。

    Damascene finfet gate with selective metal interdiffusion
    77.
    发明授权
    Damascene finfet gate with selective metal interdiffusion 有权
    大马士革finfet门与选择性金属相互扩散

    公开(公告)号：US06855989B1

    公开(公告)日：2005-02-15

    申请号：US10674520

    申请日：2003-10-01

    申请人： Haihong Wang ,  Shibly S. Ahmed ,  Ming-Ren Lin ,  Bin Yu

    发明人： Haihong Wang ,  Shibly S. Ahmed ,  Ming-Ren Lin ,  Bin Yu

    IPC分类号： H01L21/336 ,  H01L27/01 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

    CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66795

    摘要： A fin field effect transistor includes a fin, a source region, a drain region, a first gate electrode and a second gate electrode. The fin includes a channel. The source region is formed adjacent a first end of the fin and the drain region is formed adjacent a second end of the fin. The first gate electrode includes a first layer of metal material formed adjacent the fin. The second gate electrode includes a second layer of metal material formed adjacent the first layer. The first layer of metal material has a different work function than the second layer of metal material. The second layer of metal material selectively diffuses into the first layer of metal material via metal interdiffusion.

    摘要翻译： 翅片场效应晶体管包括鳍片，源极区域，漏极区域，第一栅极电极和第二栅极电极。 鳍包括一个通道。 源区域邻近翅片的第一端形成，并且漏极区域邻近翅片的第二端形成。 第一栅电极包括邻近翅片形成的第一金属材料层。 第二栅电极包括与第一层相邻形成的第二金属材料层。 第一层金属材料具有与第二层金属材料不同的功函数。 金属材料的第二层选择性地通过金属相互扩散扩散到金属材料的第一层中。

    Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
    78.
    发明授权
    Strained silicon MOSFET having silicon source/drain regions and method for its fabrication 失效
    具有硅源极/漏极区域的应变硅MOSFET及其制造方法

    公开(公告)号：US06852600B1

    公开(公告)日：2005-02-08

    申请号：US10726472

    申请日：2003-12-02

    申请人： Haihong Wang ,  Qi Xiang

    发明人： Haihong Wang ,  Qi Xiang

    IPC分类号： H01L21/335 ,  H01L21/336 ,  H01L29/10 ,  H01L29/80 ,  H01L21/76

    CPC分类号： H01L29/66431 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/802

    摘要： A strained silicon MOSFET utilizes a strained silicon layer formed on a silicon geranium layer. Strained silicon and silicon germanium are removed at opposing sides of the gate and are replaced by silicon regions. Deep source and drain regions are implanted in the silicon regions, and the depth of the deep source and drain regions does not extend beyond the depth of the silicon regions. By forming the deep source and drain regions in the silicon regions, detrimental effects of the higher dielectric constant and lower band gap of silicon geranium are reduced.

    摘要翻译： 应变硅MOSFET利用形成在硅天竺葵层上的应变硅层。 应变硅和硅锗在栅极的相对侧被去除并被硅区域代替。 深源极和漏极区域被注入到硅区域中，并且深源极和漏极区域的深度不延伸超过硅区域的深度。 通过在硅区域形成深源极和漏极区域，降低了硅天竺葵的较高介电常数和较低带隙的有害影响。