公开(公告)号：US07640384B2

公开(公告)日：2009-12-29

申请号：US11903249

申请日：2007-09-20

申请人： Per Hammarlund ,  James B. Crossland ,  Anil Aggarwal ,  Shivnandan D. Kaushik

发明人： Per Hammarlund ,  James B. Crossland ,  Anil Aggarwal ,  Shivnandan D. Kaushik

IPC分类号： G06F12/00 ,  G06F9/46 ,  G06F13/00

CPC分类号： G06F9/526 ,  G06F1/3203 ,  G06F9/3004 ,  G06F9/30083 ,  G06F9/30087 ,  G06F9/3851

摘要： A method, apparatus, and system are provided for monitoring locks using monitor-memory wait. In one embodiment, a memory to store instructions to perform functions of a monitoring mechanism is provided. The monitoring mechanism having a first logic to cause a processor to exit a sleep state in response to an event, wherein exiting the sleep state comprises resuming control of processing resources that were relinquished by the processor during the sleep state. The monitoring mechanism having a second logic to disable monitoring of a node associated with a contended lock after the processor exits the sleep state.

摘要翻译： 提供了一种使用监视器 - 内存等待监视锁定的方法，装置和系统。 在一个实施例中，提供了存储用于执行监视机制的功能的指令的存储器。 监视机制具有使处理器响应于事件退出休眠状态的第一逻辑，其中退出休眠状态包括恢复处理在休眠状态期间被处理器放弃的处理资源的控制。 所述监视机制具有第二逻辑，以在所述处理器退出所述睡眠状态之后禁用与竞争锁相关联的节点的监视。

公开(公告)号：US07529914B2

公开(公告)日：2009-05-05

申请号：US10883519

申请日：2004-06-30

申请人： Bratin Saha ,  Matthew C. Merten ,  Per Hammarlund

发明人： Bratin Saha ,  Matthew C. Merten ,  Per Hammarlund

IPC分类号： G06F7/38 ,  G06F9/00 ,  G06F9/44 ,  G06F15/00

CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3842

摘要： A method and apparatus for executing lock instructions speculatively in an out-of-order processor are disclosed. In one embodiment, a prediction is made whether a given lock instruction will actually be contended. If not, then the lock instruction may be treated as having a normal load micro-operation which may be speculatively executed. Monitor logic may look for indications that the lock instruction is actually contended. If no such indications are found, the speculative load micro-operation and other micro-operations corresponding to the lock instruction may retire. However, if such indications are in fact found, the lock instruction may be restarted, and the prediction mechanism may be updated.

摘要翻译： 公开了一种用于在乱序处理器中推测地执行锁定指令的方法和装置。 在一个实施例中，预先确定给定的锁定指令是否将被实际竞争。 如果不是，则锁定指令可以被视为具有可以推测地执行的正常负载微操作。 监视器逻辑可能会查找锁定指令实际上有争议的迹象。 如果没有发现这样的指示，则与锁定指令相对应的投机负载微操作和其他微操作可能会退出。 然而，如果事实上发现这样的指示，则可以重新启动锁定指令，并且可以更新预测机制。

公开(公告)号：US07475225B2

公开(公告)日：2009-01-06

申请号：US11322768

申请日：2005-12-30

申请人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

发明人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。

公开(公告)号：US20080059753A1

公开(公告)日：2008-03-06

申请号：US11512819

申请日：2006-08-30

申请人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

发明人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

IPC分类号： G06F12/00

CPC分类号： G06F12/10 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3857

摘要： Methods and apparatus to redispatch an operation for execution in a processor are described. In one embodiment, a virtual address corresponding to a store instruction may be reselected for translation into a physical address in response to remaining unselected during a previous selection process. Other embodiments are also described.

摘要翻译： 描述用于重新分配在处理器中执行的操作的方法和装置。 在一个实施例中，对应于存储指令的虚拟地址可以被重新选择用于响应于在先前的选择过程期间未被选择而被翻译成物理地址。 还描述了其它实施例。

公开(公告)号：US20080022141A1

公开(公告)日：2008-01-24

申请号：US11903249

申请日：2007-09-20

申请人： Per Hammarlund ,  James Crossland ,  Anil Aggarwal ,  Shivnandan Kaushik

发明人： Per Hammarlund ,  James Crossland ,  Anil Aggarwal ,  Shivnandan Kaushik

IPC分类号： G06F1/32

CPC分类号： G06F9/526 ,  G06F1/3203 ,  G06F9/3004 ,  G06F9/30083 ,  G06F9/30087 ,  G06F9/3851

摘要： A method, apparatus, and system are provided for monitoring locks using monitor-memory wait. In one embodiment, a memory to store instructions to perform functions of a monitoring mechanism is provided. The monitoring mechanism having a first logic to cause a processor to exit a sleep state in response to an event, wherein exiting the sleep state comprises resuming control of processing resources that were relinquished by the processor during the sleep state. The monitoring mechanism having a second logic to disable monitoring of a node associated with a contended lock after the processor exits the sleep state.

摘要翻译： 提供了一种使用监视器 - 内存等待监视锁定的方法，装置和系统。 在一个实施例中，提供了存储用于执行监视机制的功能的指令的存储器。 监视机制具有使处理器响应于事件退出休眠状态的第一逻辑，其中退出休眠状态包括恢复处理在休眠状态期间被处理器放弃的处理资源的控制。 所述监视机制具有第二逻辑，以在所述处理器退出所述睡眠状态之后禁用与竞争锁相关联的节点的监视。

公开(公告)号：US20070214321A1

公开(公告)日：2007-09-13

申请号：US11374222

申请日：2006-03-13

申请人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

发明人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

IPC分类号： G06F12/00

CPC分类号： G06F12/123

摘要： In one embodiment, the present invention includes a method for receiving a cache access request for data present in a lower-level cache line of a lower-level cache, and sending recency information regarding the lower-level cache line to a higher-level cache. The higher-level cache may be inclusive with the lower-level cache and may update age data associated with the cache line, thus reducing the likelihood of eviction of the cache line. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于接收对存在于较低级高速缓存的较低级高速缓存行中的数据的高速缓存访​​问请求的方法，以及将关于下级高速缓存线的新近度信息发送到更高级别高速缓存 。 较高级别的缓存可以与下级缓存一起包含，并且可以更新与高速缓存行相关联的年龄数据，从而减少高速缓存线的驱逐的可能性。 描述和要求保护其他实施例。

公开(公告)号：US20070157211A1

公开(公告)日：2007-07-05

申请号：US11321779

申请日：2005-12-29

申请人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James Held

发明人： Hong Wang ,  John Shen ,  Hong Jiang ,  Richard Hankins ,  Per Hammarlund ,  Dion Rodgers ,  Gautham Chinya ,  Baiju Patel ,  Shiv Kaushik ,  Bryant Bigbee ,  Gad Sheaffer ,  Yoav Talgam ,  Yuval Yosef ,  James Held

IPC分类号： G06F9/46

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US20060294347A1

公开(公告)日：2006-12-28

申请号：US11134687

申请日：2005-05-19

申请人： Xiang Zou ,  Hong Wang ,  Scott Rodgers ,  Darrell Boggs ,  Bryant Bigbee ,  Shivanandan Kaushik ,  Anil Aggarwal ,  Ittai Anati ,  Doron Orenstein ,  Per Hammarlund ,  John Shen ,  Larry Smith ,  James Crossland ,  Chris Newburn

发明人： Xiang Zou ,  Hong Wang ,  Scott Rodgers ,  Darrell Boggs ,  Bryant Bigbee ,  Shivanandan Kaushik ,  Anil Aggarwal ,  Ittai Anati ,  Doron Orenstein ,  Per Hammarlund ,  John Shen ,  Larry Smith ,  James Crossland ,  Chris Newburn

IPC分类号： G06F9/44

CPC分类号： G06F9/3851 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/4843 ,  G06F11/3409 ,  G06F11/348 ,  G06F2201/86 ,  G06F2201/88 ,  G06F2201/885

摘要： Method, apparatus, and system for a programmable event driven yield mechanism that may activate other threads. The yield mechanism may allow triggering of a service thread that may execute currently with a main thread upon occurrence of an architecturally-defined condition. The service thread may be activated, in response to the condition, with limited intervention of an operating system. In one embodiment, an apparatus includes execution resources to execute a plurality of instructions and a monitor to detect an architecturally-defined condition. The apparatus may include an event handler to handle a yield event generated when the architecturally-defined condition has been detected. An architectural mechanism, including processor instructions and channel registers, may be utilized to allow user-level code to enable the yield event mechanism. Other embodiments are also described and claimed.

摘要翻译： 用于可激活其他线程的可编程事件驱动产量机制的方法，装置和系统。 收益机制可以允许在出现体系结构定义的条件时触发可以执行当前与主线程的服务线程。 响应于条件，可以在操作系统的有限干预下激活服务线程。 在一个实施例中，装置包括执行多个指令的执行资源和监视器以检测体系结构定义的条件。 该装置可以包括事件处理程序，用于处理当检测到体系结构定义的条件时产生的产出事件。 可以使用包括处理器指令和通道寄存器在内的架构机制来允许用户级代码来实现产出事件机制。 还描述和要求保护其他实施例。

公开(公告)号：US20060294326A1

公开(公告)日：2006-12-28

申请号：US11165639

申请日：2005-06-23

申请人： Quinn Jacobson ,  Hong Wang ,  John Shen ,  Gautham Chinya ,  Per Hammarlund ,  Xiang Zou ,  Bryant Bigbee ,  Shivnandan Kaushik

发明人： Quinn Jacobson ,  Hong Wang ,  John Shen ,  Gautham Chinya ,  Per Hammarlund ,  Xiang Zou ,  Bryant Bigbee ,  Shivnandan Kaushik

IPC分类号： G06F12/00

CPC分类号： G06F9/526 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/3861

摘要： A processor may include an address monitor table and an atomic update table to support speculative threading. The processor may also include one or more registers to maintain state associated with execution of speculative threads. The processor may support one or more of the following primitives: an instruction to write to a register of the state, an instruction to trigger the committing of buffered memory updates, an instruction to read the a status register of the state, and/or an instruction to clear one of the state bits associated with trap/exception/interrupt handling. Other embodiments are also described and claimed.

摘要翻译： 处理器可以包括地址监视表和原子更新表以支持推测性线程。 处理器还可以包括一个或多个寄存器以维持与推测线程的执行相关联的状态。 处理器可以支持以下一个或多个原语：写入状态寄存器的指令，触发提交缓冲存储器更新的指令，读取状态状态寄存器的指令和/或 指令清除与陷阱/异常/中断处理相关联的状态位之一。 还描述和要求保护其他实施例。

公开(公告)号：US20060161738A1

公开(公告)日：2006-07-20

申请号：US11027392

申请日：2004-12-29

申请人： Bratin Saha ,  Matthew Merten ,  Sebastien Hily ,  David Koufaty ,  Per Hammarlund

发明人： Bratin Saha ,  Matthew Merten ,  Sebastien Hily ,  David Koufaty ,  Per Hammarlund

IPC分类号： G06F12/14

CPC分类号： G06F9/3851 ,  G06F9/526

摘要： In one embodiment, the present invention includes a predictor to predict contention of an operation to be executed in a program. The operation may be processed based on a result of the prediction, which may be based on multiple independent predictions. In one embodiment, the operation may be optimized if no contention is predicted. Other embodiments are described and claimed.