公开(公告)号：US6033977A

公开(公告)日：2000-03-07

申请号：US884729

申请日：1997-06-30

申请人： Martin Gutsche ,  Dirk Tobben

发明人： Martin Gutsche ,  Dirk Tobben

IPC分类号： H01L21/28 ,  H01L21/768 ,  H01L21/4763

CPC分类号： H01L21/76807 ,  H01L2221/1026

摘要： A method for manufacturing a dual damascene structure includes the use of a sacrificial stud and provides an improved defined edge on the interface between the conductive line openings and the via openings.

摘要翻译： 制造双镶嵌结构的方法包括使用牺牲柱，并且在导电线开口和通孔开口之间的界面上提供改进的限定边缘。

公开(公告)号：US07361549B2

公开(公告)日：2008-04-22

申请号：US11185473

申请日：2005-07-20

申请人： Rainer Bruchhaus ,  Martin Gutsche

发明人： Rainer Bruchhaus ,  Martin Gutsche

IPC分类号： H01L21/8242

CPC分类号： H01L27/11502 ,  H01L27/11507

摘要： The invention provides a method for fabricating a memory device having memory cells which are formed on a microstructured driving unit (100), in which method a shaping layer (104) is provided and is patterned in such a manner that vertical trench structures (105) are formed perpendicular to the surface of the driving unit (100). Deposition of a seed layer (106) on side walls (105a) of the trench structures (105) allows a crystallization agent (107) which has filled the trench structures (105), during crystallization, to have grain boundaries perpendicular to electrode surfaces that are to be formed. This provides memory cells based on vertical ferroelectric capacitors in a chain FeRAM structure.

摘要翻译： 本发明提供了一种用于制造具有形成在微结构驱动单元（100）上的存储单元的存储器件的方法，其中提供了一种成形层（104），并以垂直沟槽结构（105） 垂直于驱动单元（100）的表面形成。 在沟槽结构（105）的侧壁（105a）上沉积种子层（106）允许在结晶过程中填充了沟槽结构（105）的结晶剂（107）具有垂直于电极表面的晶界 将要形成。 这提供了基于连续FeRAM结构的垂直铁电电容器的存储单元。

公开(公告)号：US20060046317A1

公开(公告)日：2006-03-02

申请号：US11185473

申请日：2005-07-20

申请人： Rainer Bruchhaus ,  Martin Gutsche

发明人： Rainer Bruchhaus ,  Martin Gutsche

IPC分类号： H01L21/00 ,  H01L21/336

CPC分类号： H01L27/11502 ,  H01L27/11507

摘要： Method for fabricating memory cells for a memory device The invention provides a method for fabricating a memory device having memory cells which are formed on a microstructured driving unit (100), in which method a shaping layer (104) is provided and is patterned in such a manner that vertical trench structures (105) are formed perpendicular to the surface of the driving unit (100). Deposition of a seed layer (106) on side walls (105a) of the trench structures (105) allows a crystallization agent (107) which has filled the trench structures (105), during crystallization, to have grain boundaries perpendicular to electrode surfaces that are to be formed. This provides memory cells based on vertical ferroelectric capacitors in a chain FeRAM structure.

摘要翻译： 用于制造存储器件的存储单元的方法本发明提供了一种用于制造具有存储单元的存储器件的方法，所述存储器单元形成在微结构化驱动单元（100）上，其中提供了成形层（104）并以此形成图案 垂直沟槽结构（105）垂直于驱动单元（100）的表面形成的方式。 在沟槽结构（105）的侧壁（105a）上沉积种子层（106）允许在结晶过程中填充了沟槽结构（105）的结晶剂（107）具有垂直于电极表面的晶界 将要形成。 这提供了基于连续FeRAM结构的垂直铁电电容器的存储单元。

公开(公告)号：US06455369B1

公开(公告)日：2002-09-24

申请号：US09932902

申请日：2001-08-20

申请人： Matthias Förster ,  Jörn Lützen ,  Martin Gutsche ,  Anja Morgenschweis

发明人： Matthias Förster ,  Jörn Lützen ,  Martin Gutsche ,  Anja Morgenschweis

IPC分类号： H01L218242

CPC分类号： H01L27/10861 ,  H01L28/84 ,  Y10S438/964

摘要： A method for fabricating a trench capacitor, that includes steps of: providing a silicon substrate; forming a trench, having a lower region and a surface, in the silicon substrate; and forming a doped layer in the silicon substrate in the lower region of the trench. In addition, a roughened silicon layer that has silicon grains with a diameter ranging from essentially 10 to 100 nm is produced in the lower region of the trench. A dielectric intermediate layer is applied on the roughened silicon layer, and the trench is filled with a doped layer.

摘要翻译： 一种制造沟槽电容器的方法，包括以下步骤：提供硅衬底; 在硅衬底中形成具有下部区域和表面的沟槽; 以及在沟槽的下部区域中的硅衬底中形成掺杂层。 此外，在沟槽的下部区域产生具有直径范围为10〜100nm的硅晶粒的粗糙化硅层。 将介电中间层施加在粗糙化硅层上，并且沟槽填充有掺杂层。

公开(公告)号：US06207524B1

公开(公告)日：2001-03-27

申请号：US09162867

申请日：1998-09-29

申请人： Martin Gutsche

发明人： Martin Gutsche

IPC分类号： H01L2120

CPC分类号： H01L27/10852

摘要： A semiconductor memory cell includes a field effect transistor coupled to a storage capacitor that formed as a multilayer stack over the surface of the silicon chip of the cell. The capacitor is formed by three conformal layers over the surface of a cup-shaped contact hole in a silicon oxide layer overlying the surface of the chip.

摘要翻译： 半导体存储单元包括耦合到存储电容器的场效应晶体管，该存储电容器在单元的硅芯片的表面上形成为多层堆叠。 电容器由覆盖在芯片表面上的氧化硅层中的杯形接触孔的表面上的三个共形层形成。

公开(公告)号：US5980770A

公开(公告)日：1999-11-09

申请号：US061565

申请日：1998-04-16

申请人： Ravikumar Ramachandran ,  Wesley Natzle ,  Martin Gutsche ,  Hiroyuki Akatsu ,  Chien Yu

发明人： Ravikumar Ramachandran ,  Wesley Natzle ,  Martin Gutsche ,  Hiroyuki Akatsu ,  Chien Yu

IPC分类号： H01L21/302 ,  H01L21/02 ,  H01L21/3213 ,  C03C25/06 ,  C23F1/12

CPC分类号： H01L21/02071 ,  H01L21/31138 ,  H01L21/32136 ,  Y10S438/906

摘要： A method for removal of post reactive ion etch sidewall polymer rails on a Al/Cu metal line of a semiconductor or microelectronic composite structure comprising:1) supplying a mixture of an etching gas and an acid neutralizing gas into a vacuum chamber in which said composite structure is supported to form a water soluble material of sidewall polymer rails left behind on the Al/Cu metal line from the RIE process; removing the water soluble material with deionized water; and removing photo-resist from said composite structure by either a water-only plasma process or a chemical down stream etching method; or2) forming a water-only plasma process to strip the photo-resist layer of a semiconductor or microelectronic composite structure previously subjected to a RIE process;supplying a mixture of an etching gas and an acid neutralizing gas into a vacuum chamber on which said structure is supported to form a water soluble material of saidwall polymer rails left behind on the Al/Cu metal line from the RIE process; andremoving the water soluble material with deionized water.

摘要翻译： 一种用于去除在半导体或微电子复合结构的Al / Cu金属线上的反应活性离子蚀刻侧壁聚合物轨道的方法，包括：1）将蚀刻气体和酸中和气体的混合物供应到真空室中，其中所述复合材料 结构被支撑以形成从RIE工艺在Al / Cu金属线上留下的侧壁聚合物轨道的水溶性材料; 用去离子水去除水溶性物质; 以及通过水纯等离子体工艺或化学下游蚀刻方法从所述复合结构中除去光致抗蚀剂; 或2）形成仅水等离子体工艺以剥离先前经过RIE工艺的半导体或微电子复合结构的光致抗蚀剂层; 将一种蚀刻气体和酸中和气体的混合物供给到所述结构被支撑的真空室中，以形成从RIE工艺在Al / Cu金属管线上留下的所述壁聚合物轨道的水溶性材料; 并用去离子水除去水溶性物质。

公开(公告)号：US5935873A

公开(公告)日：1999-08-10

申请号：US939148

申请日：1997-09-29

申请人： Bruno Spuler ,  Juergen Wittmann ,  Martin Gutsche ,  Wolfgang Bergner ,  Matthias Ilg

发明人： Bruno Spuler ,  Juergen Wittmann ,  Martin Gutsche ,  Wolfgang Bergner ,  Matthias Ilg

IPC分类号： H01L21/28 ,  H01L21/265 ,  H01L21/302 ,  H01L21/318 ,  H01L21/3213 ,  H01L21/60 ,  C23C14/00 ,  C23C14/48

CPC分类号： H01L21/76897 ,  H01L21/3185

摘要： A method for forming a Self Aligned Contact in a semiconductor device includes incorporating carbon into a nitride layer during or following the formation of the nitride layer on a semiconductor substrate.

摘要翻译： 在半导体器件中形成自对准接触的方法包括在半导体衬底上形成氮化物层期间或之后将碳结合到氮化物层中。

公开(公告)号：US07081383B2

公开(公告)日：2006-07-25

申请号：US10952371

申请日：2004-09-29

申请人： Martin Gutsche ,  Franz Kreupl

发明人： Martin Gutsche ,  Franz Kreupl

IPC分类号： H01L21/8242 ,  H01L21/20

CPC分类号： H01L27/1087 ,  H01L21/3141 ,  H01L21/31645 ,  H01L28/91

摘要： A method for producing memory cells, in which an electrically conductive substrate is provided, a trench structure or cup structure with side walls and a base is formed in or on the substrate, a first insulation layer is deposited at the side walls, a capacitor material is deposited on the base, a nanostructure is grown starting from and electrically connected to the catalyst material deposited on the base, a second insulation layer is deposited on the nanostructure and on the base, and finally an electrically conductive layer is deposited as a counterelectrode on the first insulation layer and second insulation layer.

摘要翻译： 一种制造存储单元的方法，其中提供导电基底，在基底中或基底上形成具有侧壁和基底的沟槽结构或杯结构，在侧壁上沉积第一绝缘层，电容器材料 沉积在基底上，从沉积在基底上的催化剂材料开始生长和电连接纳米结构，在纳米结构和基底上沉积第二绝缘层，最后作为反电极沉积导电层 第一绝缘层和第二绝缘层。

公开(公告)号：US20060049440A1

公开(公告)日：2006-03-09

申请号：US11216678

申请日：2005-08-31

申请人： Rainer Bruchhaus ,  Martin Gutsche ,  Cay-Uwe Pinnow

发明人： Rainer Bruchhaus ,  Martin Gutsche ,  Cay-Uwe Pinnow

IPC分类号： H01L29/94

CPC分类号： G11C11/22 ,  G11C11/221 ,  H01L27/11502 ,  H01L27/11507

摘要： A ferroelectric memory arrangement having memory cells, in each of which a vertical ferroelectric storage capacitor, which includes vertical electrodes and a ferroelectric dielectric between the vertical electrodes, is connected to a select transistor, the ferroelectric dielectric a plurality of ferroelectric layers, between each of which is arranged an insulating separating layer.

摘要翻译： 具有存储单元的铁电存储器装置，其中每个具有垂直电极和垂直电极之间的铁电电介质的垂直铁电存储电容器连接到选择晶体管，铁电介质在多个铁电层之间， 其布置有绝缘分离层。

公开(公告)号：US20050067659A1

公开(公告)日：2005-03-31

申请号：US10916013

申请日：2004-08-11

申请人： Martin Gutsche ,  Josef Willer ,  Cay-Uwe Pinnow ,  Ralf Symanczyk

发明人： Martin Gutsche ,  Josef Willer ,  Cay-Uwe Pinnow ,  Ralf Symanczyk

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/8239 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/105 ,  H01L27/115 ,  H01L29/423 ,  H01L29/76

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42332

摘要： The storage layer (6) is in each case present above a region in which the channel region (3) adjoins a source/drain region (2) and is in each case interrupted above an intervening middle part of the channel region (3). The storage layer (6) is formed by material of the gate dielectric (4) and contains silicon or germanium nanocrystals or nanodots introduced through ion implantation. The gate electrode (5) is widened at the flanks by electrically conductive spacers (7).

摘要翻译： 存储层（6）在每种情况下都存在于沟道区域（3）邻接源极/漏极区域（2）的区域上方，并且在每个情况下都被中断在沟道区域（3）的中间部分之上。 存储层（6）由栅极电介质（4）的材料形成，并且包含通过离子注入引入的硅或锗纳米晶体或纳米点。 栅电极（5）通过导电间隔物（7）在侧面加宽。