公开(公告)号：US06653893B2

公开(公告)日：2003-11-25

申请号：US09967666

申请日：2001-09-28

申请人： Bryan K. Casper ,  Stephen R. Mooney ,  Matthew B. Haycock

发明人： Bryan K. Casper ,  Stephen R. Mooney ,  Matthew B. Haycock

IPC分类号： H03F345

CPC分类号： H03F3/45183 ,  H03F3/45672 ,  H03F2203/45371

摘要： A data receiver circuit having a comparator that exhibits substantially variable offset that is controllable to represent a variable reference level, without a separate input to receive a reference voltage level. The comparator output provides an indication of the comparison between a fixed voltage level applied to its differential signal input and the variable reference level. While changing an offset code that is fed to an offset control input of the comparator, and while applying a fixed voltage level that represents a symbol in the transmission line analog signal, a value of the offset code which causes the output of the comparator to change states is captured. A similar process may be repeated for different symbol values that can be transmitted, such that an indication of the voltage margin may be obtained as a difference between two captured offset codes. Circuitry to perform the process may be provided on-chip to the receiver circuit.

摘要翻译： 一种具有比较器的数据接收器电路，其具有可变的偏移，其可控制以表示可变参考电平，而没有单独的输入以接收参考电压电平。 比较器输出提供了施加到其差分信号输入的固定电压电平与可变参考电平之间的比较的指示。 在改变馈送到比较器的偏移控制输入的偏移代码的同时，在施加表示传输线模拟信号中的符号的固定电压电平的同时，使比较器的输出变化的偏移代码的值 状态被捕获。 可以对可以发送的不同符号值重复类似的过程，使得可以获得电压余量的指示作为两个所捕获的偏移码之间的差。 执行该处理的电路可以片上提供给接收器电路。

公开(公告)号：US09116204B2

公开(公告)日：2015-08-25

申请号：US13997604

申请日：2012-03-30

申请人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

发明人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

IPC分类号： G01R13/02 ,  G01R31/317 ,  H03K5/00

CPC分类号： G01R31/31725 ,  G01R25/08 ,  G01R31/31726 ,  G04F10/005 ,  H03K2005/00052

摘要： An all-digital delay measurement circuit (DMC) constructed on an integrated circuit (IC) die characterizes clocking circuits such as full phase rotation interpolators, also constructed on the IC die. The on-die all-digital DMC produces a digital output value proportional to the relative delay between two clocks, normalized to the clock period of the two clocks.

摘要翻译： 在集成电路（IC）芯片上构造的全数字延迟测量电路（DMC）表征了也在IC芯片上构造的诸如全相位旋转内插器的时钟电路。 片上全数字DMC产生与两个时钟之间的相对延迟成比例的数字输出值，归一化为两个时钟的时钟周期。

公开(公告)号：US07650271B2

公开(公告)日：2010-01-19

申请号：US11395537

申请日：2006-03-31

申请人： Frank P. O'Mahony ,  Haydar Kutuk ,  Bryan K. Casper ,  Eyal Fayneh ,  Sivakumar Mudanai ,  Wei-kai Shih ,  Farag Fattouh

发明人： Frank P. O'Mahony ,  Haydar Kutuk ,  Bryan K. Casper ,  Eyal Fayneh ,  Sivakumar Mudanai ,  Wei-kai Shih ,  Farag Fattouh

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： In general, in one aspect, the disclosure describes a simulator for emulating various types of device noise in time-domain circuit simulations. The simulator is capable of adding noise to transistors as well as passive elements like resistors. The simulator utilizes at least one current source in parallel to a device to emulate the noise. The current source generates a random current output to emulate the device noise based on a random Gaussian number and the standard deviation of the device noise. The noise standard deviation can be determined based on the noise power spectral density of the device having a particular bias at that simulation time and the update time. The simulator is capable of emulating any noise source with a constant or monotonically decreasing noise spectrum (e.g., thermal noise, flicker noise) by utilizing multiple current sources having different update steps. The simulator is compatible with standard circuit simulators.

摘要翻译： 通常，在一个方面，本公开描述了一种用于在时域电路仿真中模拟各种类型的器件噪声的模拟器。 模拟器能够为晶体管以及无源元件（如电阻）增加噪声。 模拟器使用与设备并联的至少一个电流源来模拟噪声。 电流源产生随机电流输出以根据随机高斯数和器件噪声的标准偏差来模拟器件噪声。 可以基于在该模拟时间和更新时间具有特定偏压的装置的噪声功率谱密度来确定噪声标准偏差。 模拟器能够通过利用具有不同更新步骤的多个电流源来模拟具有恒定或单调降低的噪声频谱（例如，热噪声，闪烁噪声）的任何噪声源。 模拟器与标准电路模拟器兼容。

公开(公告)号：US07403053B2

公开(公告)日：2008-07-22

申请号：US10325605

申请日：2002-12-19

申请人： Bryan K. Casper ,  Stephen R. Mooney

发明人： Bryan K. Casper ,  Stephen R. Mooney

IPC分类号： H03L7/06

CPC分类号： H03L7/0812 ,  H03K5/135 ,  H04L7/0008 ,  H04L7/0025

摘要： An integrated circuit compensates for power supply voltage dependent delay using a clock circuit that is responsive to a power supply voltage measuring circuit. The clock circuit modifies a phase relationship based on a measured power supply voltage value.

摘要翻译： 集成电路使用响应于电源电压测量电路的时钟电路补偿电源电压相关的延迟。 时钟电路基于测量的电源电压值修改相位关系。

公开(公告)号：US06614296B2

公开(公告)日：2003-09-02

申请号：US09967804

申请日：2001-09-28

申请人： Bryan K. Casper

发明人： Bryan K. Casper

IPC分类号： H03F345

CPC分类号： H03M1/1033 ,  H03F3/45183 ,  H03F3/45672 ,  H03F2203/45371 ,  H03M1/46

摘要： According to an embodiment, an equalization loop has a comparator with an input to receive a transmission line analog signal level. The comparator has a substantially variable offset that is controllable to represent a variable reference level. An output of the comparator provides a value that represents a comparison between the transmission line analog signal level and the variable reference level.

摘要翻译： 根据实施例，均衡环路具有比较器，其具有用于接收传输线模拟信号电平的输入端。 该比较器具有可控制以表示可变参考电平的基本上可变的偏移。 比较器的输出提供表示传输线模拟信号电平和可变参考电平之间的比较的值。

公开(公告)号：US20140203798A1

公开(公告)日：2014-07-24

申请号：US13997604

申请日：2012-03-30

申请人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

发明人： Frank O'Mahony ,  Bryan K. Casper ,  Mozhgan Mansuri

IPC分类号： G01R31/317

CPC分类号： G01R31/31725 ,  G01R25/08 ,  G01R31/31726 ,  G04F10/005 ,  H03K2005/00052

摘要： An all-digital delay measurement circuit (DMC) constructed on an integrated circuit (IC) die characterizes clocking circuits such as full phase rotation interpolators, also constructed on the IC die. The on-die all-digital DMC produces a digital output value proportional to the relative delay between two clocks, normalized to the clock period of the two clocks.

摘要翻译： 在集成电路（IC）芯片上构造的全数字延迟测量电路（DMC）表征了也在IC芯片上构造的诸如全相位旋转内插器的时钟电路。 片上全数字DMC产生与两个时钟之间的相对延迟成比例的数字输出值，归一化为两个时钟的时钟周期。

公开(公告)号：US08015429B2

公开(公告)日：2011-09-06

申请号：US12165428

申请日：2008-06-30

申请人： Ganesh Balamurugan ,  Frank P. O'Mahony ,  Bryan K. Casper

发明人： Ganesh Balamurugan ,  Frank P. O'Mahony ,  Bryan K. Casper

IPC分类号： G06F1/12 ,  G06F1/04 ,  H03K9/00

CPC分类号： H04L7/0337 ,  H03L7/0814 ,  H03L7/091 ,  H04L7/0004

摘要： Embodiments of methods and apparatus for clock and data recovery are disclosed. In some embodiments, a method for recovering data from an input data stream of a device is disclosed, the method comprising synchronizing, during an initialization phase, a data clock (DCK) with an input data stream; synchronizing, during the initialization phase, an edge clock signal (ECK) with the input data stream based at least in part on a phase relationship between the ECK and the synchronized DCK; and sampling, during the initialization phase, a rising edge of the input data stream with the synchronized ECK to generate a transition level reference voltage. Additional variants and embodiments may also be disclosed and claimed.

摘要翻译： 公开了用于时钟和数据恢复的方法和装置的实施例。 在一些实施例中，公开了一种用于从设备的输入数据流恢复数据的方法，所述方法包括在初始化阶段期间使具有输入数据流的数据时钟（DCK）同步; 在所述初始化阶段期间，使所述输入数据流的边缘时钟信号（ECK）至少部分地基于所述ECK和所述同步DCK之间的相位关系同步; 并且在初始化阶段期间，利用同步的ECK对输入数据流的上升沿进行采样，以产生转换电平参考电压。 也可以公开和要求保护附加的变型和实施例。

公开(公告)号：US07199743B2

公开(公告)日：2007-04-03

申请号：US11025579

申请日：2004-12-29

申请人： Bryan K. Casper ,  Craig S. Petrie

发明人： Bryan K. Casper ,  Craig S. Petrie

IPC分类号： H03M1/66

CPC分类号： H03M1/667

摘要： A digital to analog converter (DAC) circuit operates least significant bit (LSB) first.

摘要翻译： 数模转换器（DAC）电路首先运行最低有效位（LSB）。

公开(公告)号：US06978012B2

公开(公告)日：2005-12-20

申请号：US10038159

申请日：2002-01-02

申请人： Bryan K. Casper

发明人： Bryan K. Casper

IPC分类号： H04B3/23 ,  H04L5/14

CPC分类号： H04L5/1423 ,  H04B3/23

摘要： An echo cancellation circuit includes a variable offset comparator whose input is coupled to receive a transmission line analog signal level. The comparator has a substantially variable offset that is digitally controllable to represent an implied, variable reference level. An output of the comparator provides a value that represents a comparison between the analog transmission line signal level and the implied, variable reference level.

摘要翻译： 回波消除电路包括可变偏移比较器，其输入被耦合以接收传输线模拟信号电平。 比较器具有数字可控的基本上可变的偏移，以表示隐含的可变参考电平。 比较器的输出提供表示模拟传输线信号电平和隐含的可变参考电平之间的比较的值。

公开(公告)号：US06617918B2

公开(公告)日：2003-09-09

申请号：US09968349

申请日：2001-09-28

申请人： Bryan K. Casper

发明人： Bryan K. Casper

IPC分类号： H03F102

CPC分类号： H03F3/45183 ,  H03F3/45672 ,  H03F2203/45371

摘要： A number of comparators are provided where each has a differential input coupled to receive a transmission line analog signal level. Each comparator has substantially variable offset that is controllable to represent a respective variable reference level, without requiring a separate input to receive a voltage reference level. An output of each comparator is to provide a value that represents a comparison between the transmission line analog signal level and the respective reference level.

摘要翻译： 提供了多个比较器，其中每个具有耦合以接收传输线模拟信号电平的差分输入。 每个比较器具有可变的偏移，其可控制以表示相应的可变参考电平，而不需要单独的输入来接收电压参考电平。 每个比较器的输出是提供表示传输线模拟信号电平和相应参考电平之间的比较的值。