利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

132 条记录 (耗时 0.023 秒)

    IC with fully integrated DC-to-DC power converter
    81.
    发明授权
    IC with fully integrated DC-to-DC power converter 有权
    IC具有完全集成的DC-DC电源转换器

    公开(公告)号：US07482792B2

    公开(公告)日：2009-01-27

    申请号：US11152280

    申请日：2005-06-14

    申请人： Edward Burton ,  Peter Hazucha ,  Gerhard Schrom ,  Rajesh Kumar ,  Shekhar Y. Borkar

    发明人： Edward Burton ,  Peter Hazucha ,  Gerhard Schrom ,  Rajesh Kumar ,  Shekhar Y. Borkar

    IPC分类号： G05F1/59

    CPC分类号： H02M7/003

    摘要： In general, in one aspect, the disclosure describes a semiconductor device that includes a functional circuit and a dc-to-dc power converter. The power converter converts, regulates, and filters a DC input voltage to produce a DC output voltage and provides the DC output voltage to the functional circuit. The dc-to-dc power converter has an operating frequency above 10 MHz.

    摘要翻译： 通常，在一个方面，本公开描述了一种包括功能电路和DC-DC电力转换器的半导体器件。 电源转换器转换，调节和滤波直流输入电压以产生直流输出电压，并向功能电路提供直流输出电压。 直流 - 直流功率转换器的工作频率高于10 MHz。

    Voltage regulation using digital voltage control
    82.
    发明授权
    Voltage regulation using digital voltage control 有权
    电压调节采用数字电压控制

    公开(公告)号：US07372382B2

    公开(公告)日：2008-05-13

    申请号：US11167978

    申请日：2005-06-27

    申请人： Peter Hazucha ,  Saravanan Rajapandian ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

    发明人： Peter Hazucha ,  Saravanan Rajapandian ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

    IPC分类号： H03M1/00

    CPC分类号： G05F1/56

    摘要： For one disclosed embodiment, error is sensed in a voltage at an output node. One or more analog signals are generated based on the sensed error. One or more generated analog signals are converted into one or more digital signals. The voltage at the output node is controlled in response to the one or more digital signals.

    摘要翻译： 对于一个公开的实施例，在输出节点处的电压中感测到误差。 基于感测到的误差产生一个或多个模拟信号。 一个或多个产生的模拟信号被转换成一个或多个数字信号。 响应于一个或多个数字信号来控制输出节点处的电压。

    Driver circuit
    83.
    发明授权
    Driver circuit 有权
    驱动电路

    公开(公告)号：US07358770B2

    公开(公告)日：2008-04-15

    申请号：US11277117

    申请日：2006-03-21

    申请人： Gerhard Schrom ,  Peter Hazucha ,  Jae-Hong Hahn ,  Vivek K. De

    发明人： Gerhard Schrom ,  Peter Hazucha ,  Jae-Hong Hahn ,  Vivek K. De

    IPC分类号： H03K19/0175

    CPC分类号： H03K17/691 ,  H03K19/0013

    摘要： A circuit includes a first driver, a second driver, and a transformer coupled to the first and second driver. In operation, the first driver receives a first signal from a first input port, the second driver receives a time-delayed version of the first signal from a second input port, and the transformer provides provide an output signal to an output port. A method includes receiving a first input signal, receiving a second input signal, and then processing the first input signal and the second input signal. The second input signal is a time-delayed version of the first input signal and the processing of the first input signal and the second input signal generates a half-raised cosine signal.

    摘要翻译： 电路包括第一驱动器，第二驱动器和耦合到第一和第二驱动器的变压器。 在操作中，第一驱动器从第一输入端口接收第一信号，第二驱动器从第二输入端口接收第一信号的时间延迟版本，并且变压器向输出端口提供输出信号。 一种方法包括接收第一输入信号，接收第二输入信号，然后处理第一输入信号和第二输入信号。 第二输入信号是第一输入信号的时间延迟版本，第一输入信号和第二输入信号的处理产生半升余弦信号。

    Signal measurement systems and methods
    86.
    发明授权
    Signal measurement systems and methods 有权
    信号测量系统和方法

    公开(公告)号：US07262632B2

    公开(公告)日：2007-08-28

    申请号：US11095951

    申请日：2005-03-31

    申请人： Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek K De

    发明人： Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek K De

    IPC分类号： H03K19/173 ,  G06F7/38

    CPC分类号： G01R31/31725 ,  G01R31/31711 ,  G01R31/31726

    摘要： Systems and methods are disclosed for measuring signals on an integrated circuit die. In one embodiment, a reference signal is distributed to die locations proximal to the signals to be measured. The reference signal is transmitted over transport paths coupling each of the signals to be measured to the die output. The signals to be measured are transmitted over their respective transport paths and measured at the die output. The relative delay between the signals can be calculated using the reference signal measurements.

    摘要翻译： 公开了用于测量集成电路管芯上的信号的系统和方法。 在一个实施例中，将参考信号分布到靠近待测信号的位置的模具位置。 参考信号通过将要测量的每个信号耦合到管芯输出的传输路径传输。 要测量的信号通过其各自的传输路径传输并在管芯输出端测量。 可以使用参考信号测量来计算信号之间的相对延迟。

    Purge-based floating body memory
    87.
    发明授权
    Purge-based floating body memory 有权
    基于清洗的浮体记忆

    公开(公告)号：US07230846B2

    公开(公告)日：2007-06-12

    申请号：US11151982

    申请日：2005-06-14

    申请人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

    发明人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

    IPC分类号： G11C11/34

    CPC分类号： G11C11/404 ,  G11C2211/4016

    摘要： In general, in one aspect, the disclosure describes a memory array including a plurality of memory cells arranged in rows and columns. Each memory cell includes a transistor having a floating body capable of storing a charge. A plurality of word lines and purge lines are interconnected to rows of memory cells. A plurality of bit lines are interconnected to columns of memory cells. Driving signals provided via the word lines, the purge lines, and the bit lines can cooperate to alter the charge of the floating body region in one or more of the memory cells.

    摘要翻译： 通常，在一个方面，本公开描述了包括以行和列布置的多个存储单元的存储器阵列。 每个存储单元包括具有能够存储电荷的浮动体的晶体管。 多个字线和清除线与存储器单元的行互连。 多个位线被连接到存储器单元的列。 通过字线提供的驱动信号，清除线和位线可以协作以改变一个或多个存储器单元中的浮体区域的电荷。

    DC-DC converter switching transistor current measurement technique
    88.
    发明申请
    DC-DC converter switching transistor current measurement technique 有权
    DC-DC转换器开关晶体管电流测量技术

    公开(公告)号：US20070001762A1

    公开(公告)日：2007-01-04

    申请号：US11173760

    申请日：2005-06-30

    申请人： Gerhard Schrom ,  Peter Hazucha ,  Vivek De ,  Tanay Karnik

    发明人： Gerhard Schrom ,  Peter Hazucha ,  Vivek De ,  Tanay Karnik

    IPC分类号： H03F3/45

    CPC分类号： H02M3/155 ,  G01R19/0092 ,  H02M2001/0009

    摘要： A method is described comprising conducting a first current through a switching transistor. The method also comprises conducting a second current through a pair of transistors whose conductive channels are coupled in series with respect to each other and are together coupled in parallel across the switching transistor's conductive channel. The second current is less than and proportional to the first current.

    摘要翻译： 描述了一种方法，其包括通过开关晶体管导通第一电流。 该方法还包括通过一对晶体管导通第二电流，导体沟道相对于彼此串联耦合并且一起并联耦合在开关晶体管的导电沟道上。 第二电流小于并与第一电流成比例。

    Memory cell driver circuits
    89.
    发明申请
    Memory cell driver circuits 有权
    存储单元驱动电路

    公开(公告)号：US20060291265A1

    公开(公告)日：2006-12-28

    申请号：US11169106

    申请日：2005-06-27

    申请人： Gerhard Schrom ,  Fabrice Paillet ,  Tanay Karnik ,  Dinesh Somasekhar ,  Yibin Ye ,  Ali Keshavarzi ,  Muhammad Khellah ,  Vivek De

    发明人： Gerhard Schrom ,  Fabrice Paillet ,  Tanay Karnik ,  Dinesh Somasekhar ,  Yibin Ye ,  Ali Keshavarzi ,  Muhammad Khellah ,  Vivek De

    IPC分类号： G11C17/00

    CPC分类号： G11C17/18

    摘要： A system includes a pull-up circuit to program a memory cell. The pull-up circuit may include a level shifter to receive a control signal, a supply voltage, and one or more of a plurality of rail voltages, each of the plurality of rail voltages substantially equal to a respective integer multiple of the supply voltage, and to generate a second control signal, and a cascode stage. The cascode stage may include a plurality of transistors, a gate voltage of each of the plurality of transistors to be controlled at least in part by a respective one of the second control signal, the supply voltage, and at least one of the plurality of rail voltages, and an output node to provide a cell programming signal.

    摘要翻译： 系统包括用于对存储器单元进行编程的上拉电路。 上拉电路可以包括电平移位器以接收控制信号，电源电压以及多个轨道电压中的一个或多个，多个轨道电压中的每一个基本上等于电源电压的相应整数倍， 并产生第二控制信号和共源共栅级。 共源共栅级可以包括多个晶体管，多个晶体管中的每一个的栅极电压至少部分地由第二控制信号，电源电压和多个轨道中的至少一个轨道 电压和输出节点以提供单元编程信号。