公开(公告)号：US09208874B2

公开(公告)日：2015-12-08

申请号：US14083470

申请日：2013-11-19

申请人： Yong-Kyu Lee ,  Bo-Geun Kim

发明人： Yong-Kyu Lee ,  Bo-Geun Kim

IPC分类号： G11C11/00 ,  G11C13/00 ,  G11C11/56

CPC分类号： G11C13/0064 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2013/0085 ,  G11C2211/5622 ,  G11C2213/72

摘要： A method is provided for driving a nonvolatile memory device. The method includes selecting first write drivers based on a predetermined current, performing a first program operation on resistive memory cells corresponding to the first write drivers, verifying whether the resistive memory cells have passed or failed in the first program operation and sorting information regarding failed bit memory cells that failed in the first program operation, selecting second write drivers based on the sorted failed bit memory cell information, and performing a second program operation on resistive memory cells corresponding to the second write drivers.

摘要翻译： 提供了用于驱动非易失性存储器件的方法。 该方法包括基于预定电流选择第一写入驱动器，对与第一写入驱动器相对应的电阻存储器单元执行第一编程操作，在第一程序操作中验证电阻性存储器单元是否已经通过或失败，以及关于故障位的排序信息 在第一程序操作中失败的存储器单元，基于分类的故障位存储器单元信息选择第二写驱动器，以及对与第二写驱动器相对应的电阻存储单元执行第二程序操作。

公开(公告)号：US08923067B2

公开(公告)日：2014-12-30

申请号：US14050430

申请日：2013-10-10

申请人： Dae-seok Byeon ,  Bo-geun Kim ,  Jae-woo Park

发明人： Dae-seok Byeon ,  Bo-geun Kim ,  Jae-woo Park

IPC分类号： G11C16/28 ,  G11C16/04 ,  G11C16/26 ,  G11C16/34

CPC分类号： G11C16/0483 ,  G11C16/26 ,  G11C16/28 ,  G11C16/3404 ,  G11C16/3422

摘要： A method is provided for operating a memory system. The method includes reading nonvolatile memory cells using a first soft read voltage, a voltage level difference between the first soft read voltage and a first hard read voltage being indicated by a first voltage value; and reading the nonvolatile memory cells using a second soft read voltage paired with the first soft read voltage, a voltage level difference between the second soft read voltage and the first hard read voltage being indicated by a second voltage value. The second voltage value is different than the first voltage value. Also, a difference between the first voltage value and the second voltage value corresponds to the degree of asymmetry of adjacent threshold voltage distributions among multiple threshold voltage distributions set for the nonvolatile memory cells of the memory system.

摘要翻译： 提供了一种用于操作存储器系统的方法。 该方法包括使用第一软读取电压读取非易失性存储器单元，由第一电压值表示第一软读取电压和第一硬读取电压之间的电压电平差; 以及使用与第一软读取电压成对的第二软读取电压读取非易失性存储单元，第二软读取电压和第一硬读取电压之间的电压电平差由第二电压值指示。 第二电压值不同于第一电压值。 此外，第一电压值和第二电压值之间的差异对应于针对存储器系统的非易失性存储器单元设置的多个阈值电压分布中的相邻阈值电压分布的不对称程度。

公开(公告)号：US20140169068A1

公开(公告)日：2014-06-19

申请号：US14083470

申请日：2013-11-19

申请人： YONG-KYU LEE ,  BO-GEUN KIM

发明人： YONG-KYU LEE ,  BO-GEUN KIM

IPC分类号： G11C13/00

CPC分类号： G11C13/0064 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2013/0085 ,  G11C2211/5622 ,  G11C2213/72

摘要： A method is provided for driving a nonvolatile memory device. The method includes selecting first write drivers based on a predetermined current, performing a first program operation on resistive memory cells corresponding to the first write drivers, verifying whether the resistive memory cells have passed or failed in the first program operation and sorting information regarding failed bit memory cells that failed in the first program operation, selecting second write drivers based on the sorted failed bit memory cell information, and performing a second program operation on resistive memory cells corresponding to the second write drivers.

摘要翻译： 提供了用于驱动非易失性存储器件的方法。 该方法包括基于预定电流选择第一写入驱动器，对与第一写入驱动器相对应的电阻存储器单元执行第一编程操作，在第一程序操作中验证电阻性存储器单元是否已经通过或失败，以及关于故障位的排序信息 在第一程序操作中失败的存储器单元，基于分类的故障位存储器单元信息选择第二写驱动器，以及对与第二写驱动器相对应的电阻存储单元执行第二程序操作。

公开(公告)号：US08659966B2

公开(公告)日：2014-02-25

申请号：US13235695

申请日：2011-09-19

申请人： Yoon Hee Choi ,  Ki Tae Park ,  Bo Geun Kim

发明人： Yoon Hee Choi ,  Ki Tae Park ,  Bo Geun Kim

IPC分类号： G11C7/00

CPC分类号： G11C16/10 ,  G11C7/04 ,  G11C16/26 ,  G11C16/30

摘要： Disclosed is a method generating a compensated operating voltage, such as a read voltage, in a non-volatile memory device, and a related non-volatile memory device. The operating voltage is compensated in response to one or more memory cell conditions such as temperature variation, programmed data state or physical location of a selected memory cell, page information for selected memory cell, or the location of a selected word line.

摘要翻译： 公开了一种在非易失性存储器件中生成诸如读取电压的补偿工作电压的方法以及相关的非易失性存储器件。 响应于一个或多个存储器单元条件（诸如所选存储器单元的温度变化，编程数据状态或物理位置，所选择的存储器单元的页面信息或所选择的字线的位置）来补偿工作电压。

公开(公告)号：US20120221880A1

公开(公告)日：2012-08-30

申请号：US13396618

申请日：2012-02-15

申请人： BO-GEUN KIM ,  Kye-hyun Kyung ,  Jae-yong Jeong ,  Seung-hun Choi ,  Seok-cheon Kwon ,  Chul-ho Lee

发明人： BO-GEUN KIM ,  Kye-hyun Kyung ,  Jae-yong Jeong ,  Seung-hun Choi ,  Seok-cheon Kwon ,  Chul-ho Lee

IPC分类号： G06F1/12

CPC分类号： G06F1/12 ,  G06F1/04 ,  G06F1/14 ,  G06F1/3203 ,  G06F1/3225 ,  G06F1/3275 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/0683 ,  G06F13/1689 ,  G11C7/222 ,  Y02D10/14

摘要： A memory system comprises a controller that generates a processor clock, and a plurality of memory devices each comprising an internal clock generator that generates an internal clock in synchronization with the processor clock, and a memory that performs a peak current generation operation in synchronization with the internal clock, wherein at least two of the memory devices generate their respective internal clocks at different times such that the corresponding peak current generation operations are performed at different times.

摘要翻译： 存储器系统包括产生处理器时钟的控制器和多个存储器件，每个存储器件包括与处理器时钟同步地产生内部时钟的内部时钟发生器，以及与所述处理器时钟同步地执行峰值电流产生操作的存储器 内部时钟，其中至少两个存储器件在不同时间产生它们各自的内部时钟，使得相应的峰值电流产生操作在不同的时间执行。

公开(公告)号：US20120134213A1

公开(公告)日：2012-05-31

申请号：US13235695

申请日：2011-09-19

申请人： Yoon Hee Choi ,  Ki Tae Park ,  Bo Geun Kim

发明人： Yoon Hee Choi ,  Ki Tae Park ,  Bo Geun Kim

IPC分类号： G11C16/10

CPC分类号： G11C16/10 ,  G11C7/04 ,  G11C16/26 ,  G11C16/30

摘要： Disclosed is a method generating a compensated operating voltage, such as a read voltage, in a non-volatile memory device, and a related non-volatile memory device. The operating voltage is compensated in response to one or more memory cell conditions such as temperature variation, programmed data state or physical location of a selected memory cell, page information for selected memory cell, or the location of a selected word line.

摘要翻译： 公开了一种在非易失性存储器件中生成诸如读取电压的补偿工作电压的方法以及相关的非易失性存储器件。 响应于一个或多个存储器单元条件（诸如所选存储器单元的温度变化，编程数据状态或物理位置，所选择的存储器单元的页面信息或所选择的字线的位置）来补偿工作电压。

公开(公告)号：US20100103743A1

公开(公告)日：2010-04-29

申请号：US12585725

申请日：2009-09-23

申请人： Bo-geun Kim ,  Dae-yong Kim ,  Jun-yong Park

发明人： Bo-geun Kim ,  Dae-yong Kim ,  Jun-yong Park

IPC分类号： G11C16/06 ,  G11C7/10 ,  G11C29/00 ,  G11C7/00

CPC分类号： G11C29/12 ,  G11C16/04 ,  G11C2029/1208

摘要： A flash memory device and a method of testing the flash memory device are provided. The flash memory device may include a memory cell array including a plurality of bit lines, a control unit configured to output estimated data and an input/output buffer unit including a plurality of page buffers. Each of the plurality of page buffers corresponds to one of the plurality of bit lines in the memory cell array and is configured to read test data programmed in at least a first page of a memory cell array, compare the read-out test data with the estimated data to determine whether the corresponding bit line is in a pass or failure state and output a test result signal. A voltage of the test result signal is maintained when test data of a second page of the memory cell array is read if the corresponding bit line in the first page is in a failure state.

摘要翻译： 提供一种闪存设备和测试闪存设备的方法。 闪存器件可以包括包括多个位线的存储单元阵列，被配置为输出估计数据的控制单元和包括多个页缓冲器的输入/输出缓冲单元。 多个页缓冲器中的每一个对应于存储单元阵列中的多个位线之一，并且被配置为读取在存储单元阵列的至少第一页中编程的测试数据，将读出的测试数据与 估计数据，以确定对应的位线是否处于通过或故障状态，并输出测试结果信号。 如果第一页中的相应位线处于故障状态，则读取存储单元阵列的第二页的测试数据时，维持测试结果信号的电压。

公开(公告)号：US20090273983A1

公开(公告)日：2009-11-05

申请号：US12430971

申请日：2009-04-28

申请人： Jong-Hoon Lee ,  Bo-Geun Kim

发明人： Jong-Hoon Lee ,  Bo-Geun Kim

IPC分类号： G11C16/06

CPC分类号： G11C16/0483 ,  G11C16/10 ,  G11C16/24

摘要： Disclosed is a programming method for a nonvolatile memory device. The method includes; charging word-line signal lines to a pass voltage during a pass voltage charge operation, simultaneously executing an initial precharge operation for strings including program-inhibited cells during the pass voltage charge operation, and applying the pass voltage to word lines from the word-line signal lines in response to a block-selection enabling signal

摘要翻译： 公开了一种用于非易失性存储器件的编程方法。 该方法包括： 在通过电压充电操作期间将字线信号线充电到通过电压，同时在通过电压充电操作期间对包括程序禁止单元的串进行初始预充电操作，并将通过电压施加到字线 信号线响应于块选择使能信号

公开(公告)号：US20080310227A1

公开(公告)日：2008-12-18

申请号：US12190215

申请日：2008-08-12

申请人： Bo-Geun KIM ,  Heung-Soo LIM ,  Jae-Woo IM

发明人： Bo-Geun KIM ,  Heung-Soo LIM ,  Jae-Woo IM

IPC分类号： G11C16/04 ,  G11C16/06 ,  G11C7/00

CPC分类号： G11C16/12 ,  G11C16/3454

摘要： A NOR flash memory device and related programming method are disclosed. The programming method includes programming data in a memory cell and, during a program verification operation, controlling the supply of current from a sense amplifier to the memory cell in relation to the value of the programmed data. Wherein a program verification operation is indicated, current is provided from the sense amplifier to the memory cell. Where a program verification operation is not indicated, current is cut off from the sense amplifier.

摘要翻译： 公开了一种NOR闪存器件及相关编程方法。 编程方法包括在存储器单元中编程数据，并且在程序验证操作期间，相对于编程数据的值控制从读出放大器到存储单元的电流供应。 其中指示程序验证操作，从读出放大器向存储单元提供电流。 在没有指示程序验证操作的情况下，从感测放大器切断电流。

公开(公告)号：US08990481B2

公开(公告)日：2015-03-24

申请号：US13598926

申请日：2012-08-30

申请人： Sang-Yong Yoon ,  Bo-Geun Kim ,  Seung-Hwan Shin

发明人： Sang-Yong Yoon ,  Bo-Geun Kim ,  Seung-Hwan Shin

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G11C16/26 ,  G06F12/02 ,  G11C13/00

CPC分类号： G11C16/26 ,  G06F12/0246 ,  G06F2212/7203 ,  G11C13/0002 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2213/71

摘要： In an operating method for a nonvolatile memory device, first random data is sensed from a source area of the memory cell array, the first random data having been generated using first random sequence data. While sensing the first random data, third random sequence data is loaded to a page buffer circuit, the third random sequence data being generated from the first random sequence data and second random sequence data. A logical operation is performed on the sensed first random data and the third random sequence data in the page buffer circuit to generate second random data, and the second random data is programmed to a target area in the memory cell array different from the source area.

摘要翻译： 在非易失性存储器件的操作方法中，从存储单元阵列的源区感测第一随机数据，使用第一随机序列数据生成第一随机数据。 在感测第一随机数据的同时，将第三随机序列数据加载到页面缓冲器电路中，从第一随机序列数据和第二随机序列数据生成第三随机序列数据。 对页面缓冲电路中的感测到的第一随机数据和第三随机序列数据进行逻辑运算，以产生第二随机数据，并将第二随机数据编程到与源区不同的存储单元阵列中的目标区域。