公开(公告)号：US09411070B2

公开(公告)日：2016-08-09

申请号：US14105799

申请日：2013-12-13

申请人： Cheng-Hung Chang

发明人： Cheng-Hung Chang

IPC分类号： G01V9/00 ,  A01G25/16 ,  G01N33/24 ,  A01C21/00

CPC分类号： G01V9/00 ,  A01C21/007 ,  A01G25/167 ,  G01N2033/245

摘要： A two-tier wireless soil measurement apparatus is disclosed, including a top head and a plurality of sensors, wherein the top head being placed on or above the ground and the plurality of sensors being buried under the soil for sensing soil conditions, generating soil data representing the sensed soil conditions, and transmitting generated soil conditions to the top head; the plurality of sensors able to be assembled into a pole and each of the plurality of sensors including a sensor unit for sensing a soil condition; a circuit module connected to the sensor unit for transmitting sensed soil condition to the top head, a sensor housing for housing the sensor unit and the circuit module; and an engaging element for engaging two sensors in a head-to-tail manner for form a pole.

摘要翻译： 公开了一种双层无线土壤测量装置，其包括顶部头部和多个传感器，其中顶部头部放置在地面上或上方，并且多个传感器被埋在土壤下以便感测土壤条件，产生土壤数据 代表感测到的土壤条件，并将产生的土壤条件发送到顶部头部; 所述多个传感器能够被组装成一个极，并且所述多个传感器中的每一个包括用于感测土壤条件的传感器单元; 连接到传感器单元的电路模块，用于将感测到的土壤状况传送到顶部头部;传感器壳体，用于容纳传感器单元和电路模块; 以及用于以头对尾方式接合两个传感器以形成杆的接合元件。

公开(公告)号：US09054194B2

公开(公告)日：2015-06-09

申请号：US12652947

申请日：2010-01-06

申请人： Chih-Hang Tung ,  Chin-Hsiang Lin ,  Cheng-Hung Chang ,  Sey-Ping Sun

发明人： Chih-Hang Tung ,  Chin-Hsiang Lin ,  Cheng-Hung Chang ,  Sey-Ping Sun

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/417 ,  H01L29/66

CPC分类号： H01L29/7856 ,  H01L29/41791 ,  H01L29/66803 ,  H01L29/7839 ,  H01L29/785 ,  H01L2029/7858

摘要： Non-planar transistors and methods of fabrication thereof are described. In an embodiment, a method of forming a non-planar transistor includes forming a channel region on a first portion of a semiconductor fin, the semiconductor fin having a top surface and sidewalls. A gate electrode is formed over the channel region of the semiconductor fin, and an in-situ doped semiconductor layer is grown on the top surface and the sidewalls of the semiconductor fin on opposing sides of the gate electrode using a selective epitaxial growth process. At least a part of the doped semiconductor layer is converted to form a dopant rich region.

摘要翻译： 描述了非平面晶体管及其制造方法。 在一个实施例中，形成非平面晶体管的方法包括在半导体鳍片的第一部分上形成沟道区域，所述半导体鳍片具有顶表面和侧壁。 在半导体鳍片的沟道区域上形成栅电极，并且使用选择性外延生长工艺在栅电极的相对侧的半导体翅片的顶表面和侧壁上生长原位掺杂半导体层。 掺杂半导体层的至少一部分被转换以形成掺杂剂浓度区域。

公开(公告)号：US08957477B2

公开(公告)日：2015-02-17

申请号：US13272994

申请日：2011-10-13

申请人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Yi Lee ,  Shih-Ting Hung ,  Chen-Nan Yeh ,  Chen-Hua Yu

发明人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Yi Lee ,  Shih-Ting Hung ,  Chen-Nan Yeh ,  Chen-Hua Yu

IPC分类号： H01L29/66 ,  H01L29/10 ,  H01L29/78 ,  H01L21/02

CPC分类号： H01L29/66795 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02617 ,  H01L29/1054 ,  H01L29/7851

摘要： A method of forming a semiconductor structure includes providing a composite substrate, which includes a bulk silicon substrate and a silicon germanium (SiGe) layer over and adjoining the bulk silicon substrate. A first condensation is performed to the SiGe layer to form a condensed SiGe layer, so that the condensed SiGe layer has a substantially uniform germanium concentration. The condensed SiGe layer and a top portion of the bulk silicon substrate are etched to form a composite fin including a silicon fin and a condensed SiGe fin over the silicon fin. The method further includes oxidizing a portion of the silicon fin; and performing a second condensation to the condensed SiGe fin.

摘要翻译： 形成半导体结构的方法包括提供复合衬底，该复合衬底包括在本体硅衬底上并邻接体硅衬底的体硅衬底和硅锗（SiGe）层。 对SiGe层进行第一次冷凝以形成冷凝的SiGe层，使得冷凝的SiGe层具有基本均匀的锗浓度。 蚀刻冷凝的SiGe层和体硅衬底的顶部以在硅片上形成包括硅翅片和冷凝的SiGe鳍的复合翅片。 该方法还包括氧化硅片的一部分; 并对冷凝的SiGe翅片进行第二冷凝。

公开(公告)号：US08883597B2

公开(公告)日：2014-11-11

申请号：US11831098

申请日：2007-07-31

申请人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh ,  Chu-Yun Fu ,  Yu-Rang Hsu ,  Ding-Yuan Chen

发明人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh ,  Chu-Yun Fu ,  Yu-Rang Hsu ,  Ding-Yuan Chen

IPC分类号： H01L21/8236 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/66

CPC分类号： H01L21/823828 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823857 ,  H01L29/66795 ,  H01L29/785

摘要： The present disclosure provides a method of fabricating a FinFET element including providing a substrate including a first fin and a second fin. A first layer is formed on the first fin. The first layer comprises a dopant of a first type. A dopant of a second type is provided to the second fin. High temperature processing of the substrate is performed on the substrate including the formed first layer and the dopant of the second type.

摘要翻译： 本公开提供了一种制造FinFET元件的方法，包括提供包括第一鳍片和第二鳍片的衬底。 在第一散热片上形成第一层。 第一层包括第一类型的掺杂剂。 第二类型的掺杂剂被提供到第二鳍。 在包括所形成的第一层和第二类型的掺杂剂的衬底上进行衬底的高温处理。

公开(公告)号：US20130009245A1

公开(公告)日：2013-01-10

申请号：US13616194

申请日：2012-09-14

申请人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Hua Yu

发明人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Hua Yu

IPC分类号： H01L27/12

CPC分类号： H01L29/7833 ,  H01L21/76224 ,  H01L21/76264 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7881 ,  H01L29/792

摘要： Semiconductor devices with low junction capacitances and methods of fabrication thereof are described. In one embodiment, a method of forming a semiconductor device includes forming isolation regions in a substrate to form active areas. The sidewalls of the active areas are enclosed by the isolation regions. The isolation regions are recessed to expose first parts of the sidewalls of the active areas. The first parts of the sidewalls of the active areas are covered with spacers. The isolation regions are etched to expose second parts of the sidewalls of the active area, the second parts being disposed below the first parts. The active areas are etched through the exposed second parts of the sidewalls to form lateral openings. The lateral openings are filled with a spin on dielectric.

摘要翻译： 描述具有低结电容的半导体器件及其制造方法。 在一个实施例中，形成半导体器件的方法包括在衬底中形成隔离区以形成有源区。 有源区的侧壁由隔离区包围。 隔离区域被凹入以暴露有源区域的侧壁的第一部分。 有源区域的侧壁的第一部分被间隔物覆盖。 隔离区域被蚀刻以暴露有源区域的侧壁的第二部分，第二部分设置在第一部分的下方。 通过侧壁的暴露的第二部分蚀刻有源区域以形成侧向开口。 横向开口用电介质上的旋转填充。

公开(公告)号：US08293616B2

公开(公告)日：2012-10-23

申请号：US12618505

申请日：2009-11-13

申请人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Hua Yu

发明人： Cheng-Hung Chang ,  Yu-Rung Hsu ,  Chen-Hua Yu

IPC分类号： H01L21/76

CPC分类号： H01L29/7833 ,  H01L21/76224 ,  H01L21/76264 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7881 ,  H01L29/792

摘要： Semiconductor devices with low junction capacitances and methods of fabrication thereof are described. In one embodiment, a method of forming a semiconductor device includes forming isolation regions in a substrate to form active areas. The sidewalls of the active areas are enclosed by the isolation regions. The isolation regions are recessed to expose first parts of the sidewalls of the active areas. The first parts of the sidewalls of the active areas are covered with spacers. The isolation regions are etched to expose second parts of the sidewalls of the active area, the second parts being disposed below the first parts. The active areas are etched through the exposed second parts of the sidewalls to form lateral openings. The lateral openings are filled with a spin on dielectric.

摘要翻译： 描述具有低结电容的半导体器件及其制造方法。 在一个实施例中，形成半导体器件的方法包括在衬底中形成隔离区以形成有源区。 有源区的侧壁由隔离区包围。 隔离区域被凹入以暴露有源区域的侧壁的第一部分。 有源区域的侧壁的第一部分被间隔物覆盖。 隔离区域被蚀刻以暴露有源区域的侧壁的第二部分，第二部分设置在第一部分的下方。 通过侧壁的暴露的第二部分蚀刻有源区域以形成侧向开口。 横向开口用电介质上的旋转填充。

公开(公告)号：US08263462B2

公开(公告)日：2012-09-11

申请号：US12347123

申请日：2008-12-31

申请人： Shih-Ting Hung ,  Cheng-Hung Chang ,  Chen-Yi Lee ,  Chen-Nan Yeh ,  Chen-Hua Yu

发明人： Shih-Ting Hung ,  Cheng-Hung Chang ,  Chen-Yi Lee ,  Chen-Nan Yeh ,  Chen-Hua Yu

IPC分类号： H01L29/772

CPC分类号： H01L21/76202 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/1083 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor structure includes a semiconductor substrate having a first portion and a second portion. A first Fin field-effect transistor (FinFET) is formed over the first portion of the semiconductor substrate, wherein the first FinFET includes a first fin having a first fin height. A second FinFET is formed over the second portion of the semiconductor substrate, wherein the second FinFET includes a second fin having a second fin height different from the first fin height. A top surface of the first fin is substantially level with a top surface of the second fin. A punch-through stopper is underlying and adjoining the first FinFET, wherein the punch-through stopper isolates the first fin from the first portion of the semiconductor substrate.

摘要翻译： 半导体结构包括具有第一部分和第二部分的半导体衬底。 第一Fin场效应晶体管（FinFET）形成在半导体衬底的第一部分上，其中第一FinFET包括具有第一鳍片高度的第一鳍片。 第二FinFET形成在半导体衬底的第二部分上，其中第二FinFET包括具有不同于第一鳍片高度的第二鳍片高度的第二鳍片。 第一翅片的顶表面基本上与第二翅片的顶表面平齐。 穿通止动件位于第一FinFET的下面并邻接，其中穿通止动件将第一鳍片与半导体衬底的第一部分隔离。

公开(公告)号：US20120211807A1

公开(公告)日：2012-08-23

申请号：US13371169

申请日：2012-02-10

申请人： Chen-Hua YU ,  Cheng-Hung CHANG ,  Chen-Nan YEH ,  Yu-Rung HSU

发明人： Chen-Hua YU ,  Cheng-Hung CHANG ,  Chen-Nan YEH ,  Yu-Rung HSU

IPC分类号： H01L29/78

摘要： System and method for reducing contact resistance and prevent variations due to misalignment of contacts is disclosed. A preferred embodiment comprises a non-planar transistor with source/drain regions located within a fin. An inter-layer dielectric overlies the non-planar transistor, and contacts are formed to the source/drain region through the inter-layer dielectric. The contacts preferably come into contact with multiple surfaces of the fin so as to increase the contact area between the contacts and the fin.

摘要翻译： 公开了用于降低接触电阻并防止由于接触不对准引起的变化的系统和方法。 优选实施例包括具有位于鳍内的源/漏区的非平面晶体管。 层间电介质覆盖非平面晶体管，并且通过层间电介质将触点形成到源/漏区。 接触件优选地与翅片的多个表面接触，以增加接触件和翅片之间的接触面积。

公开(公告)号：US20120083107A1

公开(公告)日：2012-04-05

申请号：US13314942

申请日：2011-12-08

申请人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh

发明人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh

IPC分类号： H01L21/28 ,  H01L21/31 ,  H01L21/302

CPC分类号： H01L29/1083 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/7843 ,  H01L29/7851

摘要： A semiconductor structure includes a semiconductor substrate; a planar transistor on a first portion of the semiconductor substrate, wherein the first portion of the semiconductor substrate has a first top surface; and a multiple-gate transistor on a second portion of the semiconductor substrate. The second portion of the semiconductor substrate is recessed from the first top surface to form a fin of the multiple-gate transistor. The fin is electrically isolated from the semiconductor substrate by an insulator.

摘要翻译： 半导体结构包括半导体衬底; 在所述半导体衬底的第一部分上的平面晶体管，其中所述半导体衬底的所述第一部分具有第一顶表面; 以及在半导体衬底的第二部分上的多栅极晶体管。 半导体衬底的第二部分从第一顶表面凹入以形成多栅晶体管的鳍。 翅片通过绝缘体与半导体衬底电隔离。

公开(公告)号：US08106459B2

公开(公告)日：2012-01-31

申请号：US12116074

申请日：2008-05-06

申请人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh

发明人： Cheng-Hung Chang ,  Chen-Hua Yu ,  Chen-Nan Yeh

IPC分类号： H01L21/00

CPC分类号： H01L29/1083 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/7843 ,  H01L29/7851

摘要： A semiconductor structure includes a semiconductor substrate; a planar transistor on a first portion of the semiconductor substrate, wherein the first portion of the semiconductor substrate has a first top surface; and a multiple-gate transistor on a second portion of the semiconductor substrate. The second portion of the semiconductor substrate is recessed from the first top surface to form a fin of the multiple-gate transistor. The fin is electrically isolated from the semiconductor substrate by an insulator.

摘要翻译： 半导体结构包括半导体衬底; 在所述半导体衬底的第一部分上的平面晶体管，其中所述半导体衬底的所述第一部分具有第一顶表面; 以及在半导体衬底的第二部分上的多栅极晶体管。 半导体衬底的第二部分从第一顶表面凹入以形成多栅晶体管的鳍。 翅片通过绝缘体与半导体衬底电隔离。