公开(公告)号：US20130264668A1

公开(公告)日：2013-10-10

申请号：US13439628

申请日：2012-04-04

申请人： Shih-Chieh Chang ,  Jian-Shin Tsai ,  Chih-Chang Huang ,  Ing-Ju Lee ,  Chi-Cheng Hung ,  Jun-Nan Nian ,  Chih-Chung Chang

发明人： Shih-Chieh Chang ,  Jian-Shin Tsai ,  Chih-Chang Huang ,  Ing-Ju Lee ,  Chi-Cheng Hung ,  Jun-Nan Nian ,  Chih-Chung Chang

IPC分类号： H01L31/02

CPC分类号： H01L31/1804 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/1464 ,  H01L27/14683 ,  H01L31/103 ,  Y02E10/547

摘要： A system and method for reducing cross-talk in complementary metal oxide semiconductor back side illuminated image sensors is provided. An embodiment comprises forming a grid around the pixel regions on an opposite side of the substrate than metallization layers. The grid may be formed of a material such as tungsten with a (110)-rich crystalline orientation. This orientation helps prevents defects that can occur during patterning of the grid.

摘要翻译： 提供了一种用于减少互补金属氧化物半导体背面照明图像传感器中的串扰的系统和方法。 一个实施例包括在金属化层的基板的相对侧上的像素区域周围形成网格。 栅格可以由诸如具有富含（110）的晶体取向的钨的材料形成。 该方向有助于防止在格栅图案化过程中发生的缺陷。

公开(公告)号：US08372719B2

公开(公告)日：2013-02-12

申请号：US12724157

申请日：2010-03-15

申请人： Sheng-Hsiung Wang ,  Fu-Kai Yang ,  Yuan-Ching Peng ,  Chi-Cheng Hung

发明人： Sheng-Hsiung Wang ,  Fu-Kai Yang ,  Yuan-Ching Peng ,  Chi-Cheng Hung

IPC分类号： H01L21/461 ,  H01L21/027

CPC分类号： H01L21/31144 ,  H01L21/28017 ,  H01L21/31116 ,  H01L29/66795

摘要： A method of removing a hard mask during fabrication of semiconductor devices is provided. A protective layer, such as a bottom anti-reflective coating (BARC) layer or other dielectric layer, is formed over structures formed on a substrate, wherein spacers are formed alongside the structures. In an embodiment, the structures are gate electrodes having a hard mask formed thereon and the spacers are spacers formed alongside the gate electrodes. A photoresist layer is formed over the protective layer, and the photoresist layer may be patterned to remove a portion of the photoresist layer over portions of the protective layer. Thereafter, an etch-back process is performed, such that the protective layer adjacent to the spacers remains to substantially protect the spacers. The hard mask is then removed while the protective layer protects the spacers.

摘要翻译： 提供了在制造半导体器件期间去除硬掩模的方法。 在衬底上形成的结构上形成诸如底部抗反射涂层（BARC）层或其它电介质层的保护层，其中间隔物沿着结构形成。 在一个实施例中，结构是具有形成在其上的硬掩模的栅电极，并且间隔物是与栅电极一起形成的间隔物。 在保护层上形成光致抗蚀剂层，并且可以对光致抗蚀剂层进行图案化以在保护层的部分上去除光致抗蚀剂层的一部分。 此后，执行回蚀处理，使得与间隔物相邻的保护层保持基本上保护间隔物。 然后去除硬掩模，同时保护层保护间隔物。

公开(公告)号：US20110252387A1

公开(公告)日：2011-10-13

申请号：US12758147

申请日：2010-04-12

申请人： Wen Hao Liu ,  Hsien-Huang Liao ,  Chi-Cheng Hung ,  Wen-Chun Huang ,  Ru-Gun Liu

发明人： Wen Hao Liu ,  Hsien-Huang Liao ,  Chi-Cheng Hung ,  Wen-Chun Huang ,  Ru-Gun Liu

IPC分类号： G06F17/50

CPC分类号： G03F1/36 ,  G03F1/70

摘要： Embodiments of the present disclosure provide methods and apparatuses for integrated circuits. An exemplary integrated circuit (IC) method includes providing an IC design layout that includes a design feature; determining a dimensional difference between the design feature and a corresponding developed photoresist feature of a photoresist layer; modifying the CD of the design feature to compensate for the difference, thereby generating a modified IC design layout; and making a mask using the modified IC design layout.

摘要翻译： 本公开的实施例提供用于集成电路的方法和装置。 一种示例性的集成电路（IC）方法包括提供包括设计特征的IC设计布局; 确定所述设计特征和光致抗蚀剂层的相应展开的光致抗蚀剂特征之间的尺寸差; 修改设计特征的CD以补偿差异，从而生成修改的IC设计布局; 并使用修改的IC设计布局制作面具。

公开(公告)号：US07245028B2

公开(公告)日：2007-07-17

申请号：US11141792

申请日：2005-06-02

申请人： Chi-Cheng Hung ,  Ling-Yueh Chang

发明人： Chi-Cheng Hung ,  Ling-Yueh Chang

IPC分类号： H01L23/48

CPC分类号： H01L24/02 ,  H01L23/50 ,  H01L2924/01005 ,  H01L2924/14 ,  H01L2924/19043

摘要： A control pad is split into two sections for output one of three signals selected from the group consisted of 00, 01, and 11 on an integrated circuit. Each section is internally connected to different voltage sources, say Vdd which represents logical “1”, or Vss which represents logical “0”, so that a default output is 1,0. When the split control pad is bonded with outside Vdd or Vss, both sections output “1,1” or “0,0” respectively. One of three possible logic word combinations can be selected to use for an IC.

摘要翻译： 控制板被分成两部分，用于输出从集成电路中由00,01和11组成的组中选择的三个信号之一。 每个部分内部连接到不同的电压源，例如表示逻辑“1”的Vdd，或表示逻辑“0”的Vss，默认输出为1,0。 当分离控制板与Vdd或Vss外部接合时，两个部分分别输出“1,1”或“0,0”。 可以选择三种可能的逻辑字组合中的一种用于IC。

公开(公告)号：US07120772B2

公开(公告)日：2006-10-10

申请号：US10693926

申请日：2003-10-28

申请人： Chi-Cheng Hung

发明人： Chi-Cheng Hung

IPC分类号： G06F12/00

CPC分类号： G01R31/287 ,  G01R31/2868 ,  G06F11/1433

摘要： This invention relates to a micro-system for burn-in system program from a backup memory of plug-able subsystem into main memory and method thereof, wherein data codes via the data bus accessed by processor from the backup memory or the main memory are determined by two devices for adjusting level.

摘要翻译： 本发明涉及一种用于从可插拔子系统的备用存储器到主存储器的老化系统程序的微系统及其方法，其中确定由处理器从备用存储器或主存储器访问的数据总线的数据代码 通过两个设备调整水平。

公开(公告)号：US08173548B2

公开(公告)日：2012-05-08

申请号：US12789709

申请日：2010-05-28

申请人： Chi-Cheng Hung ,  Yung-Sung Yen ,  Chun-Kuang Chen

发明人： Chi-Cheng Hung ,  Yung-Sung Yen ,  Chun-Kuang Chen

IPC分类号： H01L21/311

CPC分类号： H01L21/0273 ,  G03F7/0035 ,  G03F7/40 ,  H01L21/31058 ,  H01L21/823456

摘要： A method for fabricating an integrated circuit device is disclosed. The method includes providing a substrate; forming a semiconductor feature over the substrate; forming a first photoresist layer over the substrate; performing a lithography process on the first photoresist layer, such the first photoresist layer includes an opening therein that exposes the semiconductor feature; performing a stabilization process on the first photoresist layer; forming a second photoresist layer over the first photoresist layer, wherein the second photoresist layer fills the opening; and etching back the first and second photoresist layers until the semiconductor feature is exposed.

摘要翻译： 公开了一种用于制造集成电路器件的方法。 该方法包括提供基板; 在衬底上形成半导体特征; 在所述衬底上形成第一光致抗蚀剂层; 在所述第一光致抗蚀剂层上执行光刻工艺，所述第一光致抗蚀剂层包括其中露出所述半导体特征的开口; 对所述第一光致抗蚀剂层进行稳定化处理; 在所述第一光致抗蚀剂层上形成第二光致抗蚀剂层，其中所述第二光致抗蚀剂层填充所述开口; 并且蚀刻回第一和第二光致抗蚀剂层，直到暴露半导体特征。

公开(公告)号：US08759928B2

公开(公告)日：2014-06-24

申请号：US13439628

申请日：2012-04-04

申请人： Shih-Chieh Chang ,  Jian-Shin Tsai ,  Chih-Chang Huang ,  Ing-Ju Lee ,  Chi-Cheng Hung ,  Jun-Nan Nian ,  Chih-Chung Chang

发明人： Shih-Chieh Chang ,  Jian-Shin Tsai ,  Chih-Chang Huang ,  Ing-Ju Lee ,  Chi-Cheng Hung ,  Jun-Nan Nian ,  Chih-Chung Chang

IPC分类号： H01L31/02 ,  H01L27/14

CPC分类号： H01L31/1804 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/1464 ,  H01L27/14683 ,  H01L31/103 ,  Y02E10/547

摘要： A system and method for reducing cross-talk in complementary metal oxide semiconductor back side illuminated image sensors is provided. An embodiment comprises forming a grid around the pixel regions on an opposite side of the substrate than metallization layers. The grid may be formed of a material such as tungsten with a (110)-rich crystalline orientation. This orientation helps prevents defects that can occur during patterning of the grid.

摘要翻译： 提供了一种用于减少互补金属氧化物半导体背面照明图像传感器中的串扰的系统和方法。 一个实施例包括在金属化层的基板的相对侧上的像素区域周围形成网格。 栅格可以由诸如具有富含（110）的晶体取向的钨的材料形成。 该方向有助于防止在格栅图案化过程中发生的缺陷。

公开(公告)号：US08572519B2

公开(公告)日：2013-10-29

申请号：US12758147

申请日：2010-04-12

申请人： Wen Hao Liu ,  Hsien-Huang Liao ,  Chi-Cheng Hung ,  Wen-Chun Huang ,  Ru-Gun Liu

发明人： Wen Hao Liu ,  Hsien-Huang Liao ,  Chi-Cheng Hung ,  Wen-Chun Huang ,  Ru-Gun Liu

IPC分类号： G06F17/50

CPC分类号： G03F1/36 ,  G03F1/70

摘要： Embodiments of the present disclosure provide methods and apparatuses for integrated circuits. An exemplary integrated circuit (IC) method includes providing an IC design layout that includes a design feature; determining a dimensional difference between the design feature and a corresponding developed photoresist feature of a photoresist layer; modifying the CD of the design feature to compensate for the difference, thereby generating a modified IC design layout; and making a mask using the modified IC design layout.

摘要翻译： 本公开的实施例提供用于集成电路的方法和装置。 一种示例性的集成电路（IC）方法包括提供包括设计特征的IC设计布局; 确定所述设计特征和光致抗蚀剂层的相应展开的光致抗蚀剂特征之间的尺寸差; 修改设计特征的CD以补偿差异，从而生成修改的IC设计布局; 并使用修改的IC设计布局制作面具。

公开(公告)号：US20110223753A1

公开(公告)日：2011-09-15

申请号：US12724157

申请日：2010-03-15

申请人： Sheng-Hsiung Wang ,  Fu-Kai Yang ,  Yuan-Ching Peng ,  Chi-Cheng Hung

发明人： Sheng-Hsiung Wang ,  Fu-Kai Yang ,  Yuan-Ching Peng ,  Chi-Cheng Hung

IPC分类号： H01L21/3065 ,  H01L21/28

CPC分类号： H01L21/31144 ,  H01L21/28017 ,  H01L21/31116 ,  H01L29/66795

摘要： A method of removing a hard mask during fabrication of semiconductor devices is provided. A protective layer, such as a bottom anti-reflective coating (BARC) layer or other dielectric layer, is formed over structures formed on a substrate, wherein spacers are formed alongside the structures. In an embodiment, the structures are gate electrodes having a hard mask formed thereon and the spacers are spacers formed alongside the gate electrodes. A photoresist layer is formed over the protective layer, and the photoresist layer may be patterned to remove a portion of the photoresist layer over portions of the protective layer. Thereafter, an etch-back process is performed, such that the protective layer adjacent to the spacers remains to substantially protect the spacers. The hard mask is then removed while the protective layer protects the spacers.

摘要翻译： 提供了在制造半导体器件期间去除硬掩模的方法。 在衬底上形成的结构上形成诸如底部抗反射涂层（BARC）层或其它电介质层的保护层，其中间隔物沿着结构形成。 在一个实施例中，结构是具有形成在其上的硬掩模的栅电极，并且间隔物是与栅电极一起形成的间隔物。 在保护层上形成光致抗蚀剂层，并且可以对光致抗蚀剂层进行图案化以在保护层的部分上去除光致抗蚀剂层的一部分。 此后，执行回蚀处理，使得与间隔物相邻的保护层保持基本上保护间隔物。 然后去除硬掩模，同时保护层保护间隔物。

公开(公告)号：US20060285419A1

公开(公告)日：2006-12-21

申请号：US11153264

申请日：2005-06-16

申请人： Chi-Cheng Hung ,  Ling-Yueh Chang ,  Pwu-Yueh Chung

发明人： Chi-Cheng Hung ,  Ling-Yueh Chang ,  Pwu-Yueh Chung

IPC分类号： G11C8/00

CPC分类号： G11C8/12 ,  G11C2207/105

摘要： More than one memory areas are connected in parallel to increase the memory capacity when activated. The different memory area in a single unit die is activated by a selector pad which controls a single-pole, double throw switch to enable or disable the different memory areas. The corresponding pads of like memory areas are interconnected.

摘要翻译： 并行连接多个存储器区域以增加激活时的存储容量。 单个单元管芯中的不同存储区域由控制单极双掷开关的选择器板激活，以启用或禁用不同的存储区域。 类似存储区域的相应焊盘是相互连接的。