公开(公告)号：US20130344692A1

公开(公告)日：2013-12-26

申请号：US13529327

申请日：2012-06-21

申请人： Dina Triyoso ,  Elke Erben ,  Robert Binder

发明人： Dina Triyoso ,  Elke Erben ,  Robert Binder

IPC分类号： H01L21/283 ,  H01L21/31

CPC分类号： H01L21/3105 ,  H01L21/02181 ,  H01L21/02343 ,  H01L21/02359 ,  H01L21/28185 ,  H01L21/3115 ,  H01L29/513 ,  H01L29/517

摘要： Methods for fabricating integrated circuits are provided. In an embodiment, a method for fabricating an integrated circuit includes providing a semiconductor substrate and forming a gate structure on the semiconductor substrate. The gate includes a high-k dielectric material. In the method, a fluorine-containing liquid is contacted with the high-k dielectric material and fluorine is incorporated into the high-k dielectric material.

摘要翻译： 提供了制造集成电路的方法。 在一个实施例中，制造集成电路的方法包括提供半导体衬底并在半导体衬底上形成栅极结构。 栅极包括高k电介质材料。 在该方法中，含氟液体与高k电介质材料接触，并且氟被并入到高k电介质材料中。

公开(公告)号：US08383473B1

公开(公告)日：2013-02-26

申请号：US13445547

申请日：2012-04-12

申请人： Dina Triyoso ,  Hao Zhang

发明人： Dina Triyoso ,  Hao Zhang

IPC分类号： H01L21/336

CPC分类号： H01L29/78 ,  H01L21/32139 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

摘要： Disclosed herein are various methods of forming replacement gate structures for semiconductor devices. In one example, the method includes forming a sacrificial gate structure above a semiconducting substrate, removing the sacrificial gate structure to thereby define a gate cavity for a replacement gate structure, forming a gate insulation layer in the gate cavity and forming a layer of metal above the gate insulation layer. In this example, the method also includes forming a patterned etch mask layer above the metal layer that exposes substantially vertically oriented portions of the metal layer within the cavity and covers a substantially horizontally oriented portion of the metal layer within the cavity, performing an etching process through the patterned etch mask layer to reduce a thickness of the exposed substantially vertically oriented portions of the metal layer and removing the patterned etch mask layer.

摘要翻译： 这里公开了形成用于半导体器件的替换栅极结构的各种方法。 在一个示例中，该方法包括在半导体衬底之上形成牺牲栅极结构，去除牺牲栅极结构从而限定用于替代栅极结构的栅极腔，在栅极腔中形成栅极绝缘层并形成上面的金属层 栅极绝缘层。 在该示例中，该方法还包括在金属层之上形成图案化的蚀刻掩模层，该金属层暴露在空腔内的金属层的基本垂直定向的部分，并且覆盖空腔内的金属层的基本水平取向的部分，执行蚀刻工艺 通过图案化的蚀刻掩模层以减小金属层的暴露的基本垂直取向的部分的厚度并去除图案化的蚀刻掩模层。

公开(公告)号：US08716149B2

公开(公告)日：2014-05-06

申请号：US13482871

申请日：2012-05-29

申请人： Fabian Koehler ,  Sergej Mutas ,  Dina Triyoso ,  Itasham Hussain

发明人： Fabian Koehler ,  Sergej Mutas ,  Dina Triyoso ,  Itasham Hussain

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L29/6653 ,  H01L29/6656

摘要： Methods for fabricating integrated circuits are provided. In an embodiment, a method for fabricating an integrated circuit includes providing a semiconductor substrate having a gate structure. An atomic layer deposition (ALD) process is performed to deposit a spacer around the gate structure. The ALD process includes alternating flowing ionized radicals of a first precursor across the semiconductor substrate and flowing a chlorosilane precursor across the semiconductor substrate to deposit the spacer.

摘要翻译： 提供了制造集成电路的方法。 在一个实施例中，制造集成电路的方法包括提供具有栅极结构的半导体衬底。 执行原子层沉积（ALD）工艺以在栅极结构周围沉积间隔物。 ALD工艺包括跨越半导体衬底的第一前体的交替流动的离子化基团并使氯代硅烷前体流过半导体衬底以沉积间隔物。

公开(公告)号：US20130109166A1

公开(公告)日：2013-05-02

申请号：US13286292

申请日：2011-11-01

申请人： Dina Triyoso ,  Elke Erben ,  Klaus Hempel

发明人： Dina Triyoso ,  Elke Erben ,  Klaus Hempel

IPC分类号： H01L21/28

CPC分类号： H01L21/28088 ,  H01L21/28176 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： Methods are provided for fabricating integrated circuits having controlled threshold voltages. In accordance with one embodiment a method includes forming a gate dielectric overlying an N-doped silicon substrate and depositing a layer of titanium nitride and a layer of tantalum nitride overlying the gate dielectric. A sub-monolayer of tantalum oxide is deposited overlying the layer of tantalum nitride by a process of atomic layer deposition, and oxygen is diffused from the tantalum oxide through the tantalum nitride and titanium nitride.

摘要翻译： 提供了用于制造具有受控阈值电压的集成电路的方法。 根据一个实施例，一种方法包括形成覆盖在N掺杂硅衬底上的栅极电介质，并且沉积氮化钛层和覆盖在栅极电介质上的氮化钽层。 氧化钽的亚单层通过原子层沉积的过程沉积在氮化钽层上，并且氧从钽氧化物扩散通过氮化钽和氮化钛。

公开(公告)号：US20060270239A1

公开(公告)日：2006-11-30

申请号：US11139765

申请日：2005-05-27

申请人： Dina Triyoso ,  Olubunmi Adetutu

发明人： Dina Triyoso ,  Olubunmi Adetutu

IPC分类号： C23F1/00 ,  H01L21/461 ,  H01L21/302 ,  B44C1/22

CPC分类号： H01L21/0228 ,  H01L21/02142 ,  H01L21/02175 ,  H01L21/265 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/3141 ,  H01L21/31645 ,  H01L21/823462 ,  H01L21/823857 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78

摘要： A semiconductor process and apparatus includes forming first and second gate electrodes (151, 161) by forming the first gate electrode (151) over a first high-k gate dielectric (121) and forming the second gate electrode (161) over at least a second high-k gate dielectric (122) different from the first gate dielectric (121). Either or both of the high-k gate dielectric layers (121, 122) may be formed by depositing and selectively etching an initial layer of high-k dielectric material (e.g., 14). As deposited, the initial layer (14) has an exposed surface (18) and an initial predetermined crystalline structure. An exposed thin surface layer (20) of the initial layer (14) is prepared for etching by modifying the initial crystalline structure in the exposed thin surface layer. The modified crystalline structure in the exposed thin surface layer may be removed by applying a selective etch, such as HF or HCl.

摘要翻译： 半导体工艺和装置包括通过在第一高k栅极电介质（121）上形成第一栅电极（151）并且形成第二栅极电极（161）至少形成第一栅极电极（151,161） 与第一栅极电介质（121）不同的第二高k栅极电介质（122）。 可以通过沉积和选择性蚀刻高k电介质材料的初始层（例如14）来形成高k栅极电介质层（121,122）之一或两者。 沉积时，初始层（14）具有暴露表面（18）和初始预定晶体结构。 通过改变暴露的薄表面层中的初始晶体结构，准备初始层（14）的暴露的薄表面层（20）用于蚀刻。 暴露的薄表面层中的改性晶体结构可以通过施加选择性蚀刻如HF或HCl来去除。

公开(公告)号：US20060076579A1

公开(公告)日：2006-04-13

申请号：US11247866

申请日：2005-10-07

申请人： Voon-Yew Thean ,  Dina Triyoso ,  Bich-Yen Nguyen

发明人： Voon-Yew Thean ,  Dina Triyoso ,  Bich-Yen Nguyen

IPC分类号： H01L29/76

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7848

摘要： A transistor is formed using a semiconductor substrate and forming a control electrode overlying the semiconductor substrate. A first current electrode is formed within the semiconductor substrate and adjacent the control electrode. The first current electrode has a first predetermined semiconductor material. A second current electrode is formed within the semiconductor substrate and adjacent the control electrode to form a channel within the semiconductor substrate. The second current electrode has a second predetermined semiconductor material that is different from the first predetermined semiconductor material. The first predetermined semiconductor material is chosen to optimize bandgap energy of the first current electrode, and the second predetermined semiconductor material is chosen to optimize strain of the channel.

摘要翻译： 使用半导体衬底形成晶体管，并形成覆盖半导体衬底的控制电极。 第一电流电极形成在半导体衬底内并与控制电极相邻。 第一电流电极具有第一预定半导体材料。 第二电流电极形成在半导体衬底内并与控制电极相邻，以在半导体衬底内形成通道。 第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料。 选择第一预定半导体材料以优化第一电流电极的带隙能量，并且选择第二预定半导体材料以优化通道的应变。

公开(公告)号：US20060063336A1

公开(公告)日：2006-03-23

申请号：US10946938

申请日：2004-09-22

申请人： Dina Triyoso ,  Olubunmi Adetutu ,  Randy Cotton

发明人： Dina Triyoso ,  Olubunmi Adetutu ,  Randy Cotton

IPC分类号： H01L21/336

CPC分类号： H01L21/28185 ,  H01L21/3213 ,  H01L29/513 ,  H01L29/517 ,  Y10S438/977 ,  Y10S438/981

摘要： A method for forming a semiconductor device (10) creates a dielectric layer (18) with high dielectric constant. An interfacial layer (14) is formed over a semiconductor substrate (12). A dielectric layer (16) is formed over the interfacial layer, wherein the dielectric layer has a high dielectric constant (K). The dielectric layer is thinned, such as by etching or chemical mechanical polishing, wherein a thickness of the thinned dielectric layer is less than a thickness of the dielectric layer prior to thinning. In one form, the method is used to form a transistor having a gate electrode layer formed over the thinned dielectric layer and source/drain diffusions (24, 26) within the semiconductor substrate.

摘要翻译： 一种用于形成半导体器件（10）的方法产生具有高介电常数的介电层（18）。 在半导体衬底（12）之上形成界面层（14）。 介电层（16）形成在界面层上，其中介电层具有高介电常数（K）。 例如通过蚀刻或化学机械抛光，介电层被薄化，其中变薄的介电层的厚度小于稀释之前的电介质层的厚度。 在一种形式中，该方法用于形成在半导体衬底内的薄化电介质层和源/漏扩散（24,26）上形成栅电极层的晶体管。

公开(公告)号：US08791003B2

公开(公告)日：2014-07-29

申请号：US13529327

申请日：2012-06-21

申请人： Dina Triyoso ,  Elke Erben ,  Robert Binder

发明人： Dina Triyoso ,  Elke Erben ,  Robert Binder

IPC分类号： H01L21/283 ,  H01L21/31

CPC分类号： H01L21/3105 ,  H01L21/02181 ,  H01L21/02343 ,  H01L21/02359 ,  H01L21/28185 ,  H01L21/3115 ,  H01L29/513 ,  H01L29/517

摘要： Methods for fabricating integrated circuits are provided. In an embodiment, a method for fabricating an integrated circuit includes providing a semiconductor substrate and forming a gate structure on the semiconductor substrate. The gate includes a high-k dielectric material. In the method, a fluorine-containing liquid is contacted with the high-k dielectric material and fluorine is incorporated into the high-k dielectric material.

摘要翻译： 提供了制造集成电路的方法。 在一个实施例中，制造集成电路的方法包括提供半导体衬底并在半导体衬底上形成栅极结构。 栅极包括高k电介质材料。 在该方法中，含氟液体与高k电介质材料接触，并且氟被并入到高k电介质材料中。

公开(公告)号：US20060166425A1

公开(公告)日：2006-07-27

申请号：US11043619

申请日：2005-01-26

申请人： Dina Triyoso ,  Olubunmi Adetutu

发明人： Dina Triyoso ,  Olubunmi Adetutu

IPC分类号： H01L21/8238

CPC分类号： H01L29/4966 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/517

摘要： A CMOS device is provided which comprises (a) a substrate (103); (b) a gate dielectric layer (107) disposed on the substrate, the gate dielectric comprising a metal oxide; (c) an NMOS electrode (105) disposed on a first region of said gate dielectric; and (d) a PMOS electrode (115) disposed on a second region of said gate dielectric, the PMOS electrode comprising a conductive metal oxide; wherein the surface of said second region of said gate dielectric comprises a material selected from the group consisting of metal oxynitrides and metal silicon-oxynitrides.

摘要翻译： 提供一种CMOS器件，其包括（a）衬底（103）; （b）设置在所述衬底上的栅极电介质层（107），所述栅极电介质包括金属氧化物; （c）设置在所述栅极电介质的第一区域上的NMOS电极（105）; 和（d）设置在所述栅极电介质的第二区域上的PMOS电极（115），所述PMOS电极包括导电金属氧化物; 其中所述栅极电介质的所述第二区域的表面包括选自金属氧氮化物和金属硅氧氮化物的材料。

公开(公告)号：US20060131671A1

公开(公告)日：2006-06-22

申请号：US11023014

申请日：2004-12-22

申请人： Rama Hegde ,  Alexander Demkov ,  Philip Tobin ,  Dina Triyoso

发明人： Rama Hegde ,  Alexander Demkov ,  Philip Tobin ,  Dina Triyoso

IPC分类号： H01L21/00 ,  H01L21/8242 ,  H01L21/336 ,  H01L29/76 ,  H01L29/94 ,  H01L23/48

CPC分类号： H01L29/517 ,  C23C16/45529 ,  C23C16/45531 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28229 ,  H01L21/3141 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/823842 ,  H01L29/4966

摘要： A mixture of materials can be used within a layer of an electronic device to improve electrical and physical properties of the layer. In one set of embodiments, the layer can be a dielectric layer, such as a gate dielectric layer or a capacitor dielectric layer. The dielectric layer can include O, and two or more dissimilar metallic elements. In one specific embodiment, two dissimilar elements may have the same single oxidation state and be miscible within each other. In one embodiment, the dielectric layer can include an alloy of (HfO2)(1-x)(ZrO2)x, wherein x is between 0 and 1. Each of Hf and Zr has a single oxidation state of +4. Other combinations are possible. Improved electrical and physical properties can include better control over grain size, distribution of grain sizes, thickness of the layer across a substrate, improved carrier mobility, threshold voltage stability, or any combination thereof.

摘要翻译： 材料的混合物可以在电子器件的层内使用，以改善该层的电学和物理性质。 在一组实施例中，该层可以是介电层，例如栅极介电层或电容器电介质层。 电介质层可以包括O和两个或多个不同的金属元素。 在一个具体实施方式中，两个不同的元件可以具有相同的单一氧化状态并且彼此可混溶。 在一个实施例中，电介质层可以包括（HfO 2 2）（1-x）（ZrO 2 2）x 其中x在0和1之间.Hf和Zr中的每一个具有+4的单一氧化态。 其他组合是可能的。 改善的电学和物理性质可以包括更好地控制晶粒尺寸，晶粒尺寸分布，跨越衬底的层的厚度，改进的载流子迁移率，阈值电压稳定性或其任何组合。