公开(公告)号：US20070272967A1

公开(公告)日：2007-11-29

申请号：US11754775

申请日：2007-05-29

申请人： Luigi Pantisano ,  Tom Schram ,  Stefan De Gendt ,  Amal Akheyar ,  Geoffrey Pourtois ,  HongYu Yu

发明人： Luigi Pantisano ,  Tom Schram ,  Stefan De Gendt ,  Amal Akheyar ,  Geoffrey Pourtois ,  HongYu Yu

IPC分类号： H01L29/788 ,  H01L21/8234 ,  H01L21/336

CPC分类号： H01L21/28079 ,  H01L21/28088 ,  H01L21/28176 ,  H01L21/28194 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/785

摘要： A new MOSFET device is described comprising a metal gate electrode, a gate dielectric and an interfacial layer. The electrostatic potential at an interface between the gate electrode and the gate dielectric of a MOSFET device can be controlled by introducing one or more interfacial layer(s) of a dielectric material, at the monolayer(s) level (i.e., preferably two monolayers), between the gate electrode and the gate dielectric. A method for its manufacture is also provided and its applications.

摘要翻译： 描述了一种新的MOSFET器件，其包括金属栅极电极，栅极电介质和界面层。 可以通过在单层（即，优选两个单层）处引入介电材料的一个或多个界面层来控制MOSFET器件的栅极电极和栅极电介质之间的界面处的静电电位， ，在栅极电极和栅极电介质之间。 还提供了其制造方法及其应用。

公开(公告)号：US20100327316A1

公开(公告)日：2010-12-30

申请号：US12822944

申请日：2010-06-24

申请人： Geoffrey Pourtois ,  Clement Merckling ,  Guy Brammertz ,  Matty Caymax

发明人： Geoffrey Pourtois ,  Clement Merckling ,  Guy Brammertz ,  Matty Caymax

IPC分类号： H01L29/20 ,  H01L21/20

CPC分类号： H01L21/02455 ,  H01L21/02387 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02535 ,  Y10S438/933 ,  Y10S438/938

摘要： Manufacturing an III-V engineered substrate involves providing a base substrate comprising an upper layer made of a first III-V compound with a or a crystal orientation, forming an intermediate layer comprising at least a buffer layer of a second III-V compound, wherein the intermediate layer is overlying and in contact with the upper layer of the base substrate. Then a pseudomorphic passivation layer made of a group IV semiconductor material is grown so as to be overlying and in contact with the intermediate layer. This can enable an unpinned interface. The substrate surface can be smoother, implying fewer problems from surface stress. It can be used in electronic devices such as metal-oxide-semiconductor field effect transistors (MOSFETs), high electron mobility transistors (HEMTs), tunneling field effect transistors (TFETs), and optoelectronic devices.

摘要翻译： 制造III-V工程衬底涉及提供包括由具有<110>或<111>晶体取向的第一III-V化合物制成的上层的基底基底，形成中间层，该中间层至少包含第二 III-V族化合物，其中中间层覆盖并与基底基材的上层接触。 然后生长由IV族半导体材料制成的假型钝化层，使其与中间层重叠并接触。 这可以启用未打开的界面。 衬底表面可以更平滑，意味着较少的表面应力问题。 它可以用于诸如金属氧化物半导体场效应晶体管（MOSFET），高电子迁移率晶体管（HEMT），隧道场效应晶体管（TFET）和光电子器件的电子器件中。

公开(公告)号：US08232581B2

公开(公告)日：2012-07-31

申请号：US12822944

申请日：2010-06-24

申请人： Geoffrey Pourtois ,  Clement Merckling ,  Guy Brammertz ,  Matty Caymax

发明人： Geoffrey Pourtois ,  Clement Merckling ,  Guy Brammertz ,  Matty Caymax

IPC分类号： H01L29/20 ,  H01L21/203

CPC分类号： H01L21/02455 ,  H01L21/02387 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02535 ,  Y10S438/933 ,  Y10S438/938

摘要： Manufacturing an III-V engineered substrate involves providing a base substrate comprising an upper layer made of a first III-V compound with a or a crystal orientation, forming an intermediate layer comprising at least a buffer layer of a second III-V compound, wherein the intermediate layer is overlying and in contact with the upper layer of the base substrate. Then a pseudomorphic passivation layer made of a group IV semiconductor material is grown so as to be overlying and in contact with the intermediate layer. This can enable an unpinned interface. The substrate surface can be smoother, implying fewer problems from surface stress. It can be used in electronic devices such as metal-oxide-semiconductor field effect transistors (MOSFETs), high electron mobility transistors (HEMTs), tunneling field effect transistors (TFETs), and optoelectronic devices.

摘要翻译： 制造III-V工程衬底涉及提供包括由具有<110>或<111>晶体取向的第一III-V化合物制成的上层的基底基底，形成中间层，该中间层至少包含第二 III-V族化合物，其中中间层覆盖并与基底基材的上层接触。 然后生长由IV族半导体材料制成的假型钝化层，使其与中间层重叠并接触。 这可以启用未打开的界面。 衬底表面可以更平滑，意味着较少的表面应力问题。 它可以用于诸如金属氧化物半导体场效应晶体管（MOSFET），高电子迁移率晶体管（HEMT），隧道场效应晶体管（TFET）和光电子器件的电子器件中。

公开(公告)号：US20090174003A1

公开(公告)日：2009-07-09

申请号：US12269754

申请日：2008-11-12

申请人： Shou-Zen Chang ,  Thomas Y. Hoffman ,  Geoffrey Pourtois ,  Hong Yu Yu

发明人： Shou-Zen Chang ,  Thomas Y. Hoffman ,  Geoffrey Pourtois ,  Hong Yu Yu

IPC分类号： H01L27/092 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/82345 ,  H01L27/088 ,  H01L27/092 ,  H01L29/7845

摘要： A method for manufacturing a dual work function semiconductor device is disclosed. In one aspect, the method relates to providing a substrate with a first and a second region. A gate dielectric is formed overlying the first and the second region. A metal gate layer is formed overlying the gate dielectric on the first and the second region. The metal gate layer has a first (as-deposited) work function that can be modified upon inducing strain thereon. The method further relates to selecting a first strain which induces a first pre-determined work function shift (ΔWF1) in the first (as-deposited) work function of the metal gate layer on the first region and selectively forming a first strained conductive layer overlying the metal gate layer on the first region, the first strained conductive layer exerting the selected first strain on the metal gate layer.

摘要翻译： 公开了一种用于制造双功能半导体器件的方法。 在一个方面，该方法涉及提供具有第一和第二区域的基底。 形成覆盖在第一和第二区域上的栅极电介质。 在第一和第二区域上形成覆盖栅极电介质的金属栅极层。 金属栅极层具有可以在其上施加应变时修饰的第一（沉积）功函数。 该方法还涉及选择在第一区域上的金属栅极层的第一（沉积）功函数中引起第一预定功函数偏移（DeltaWF1）的第一应变，并选择性地形成覆盖第一应变导电层 所述第一区域上的所述金属栅极层，所述第一应变导电层在所述金属栅极层上施加所选择的第一应变。