公开(公告)号：US20080106287A1

公开(公告)日：2008-05-08

申请号：US11971561

申请日：2008-01-09

申请人： Lee Whetsel ,  Alan Hales

发明人： Lee Whetsel ,  Alan Hales

IPC分类号： H01L23/58 ,  G01R31/02

CPC分类号： G01R31/3177 ,  G01R1/07342 ,  G01R31/318536 ,  G01R31/318541 ,  G01R31/318544 ,  G01R31/318547 ,  G01R31/318555 ,  G01R31/318558 ,  G01R31/318563 ,  G01R31/318566 ,  G01R31/318572 ,  G01R31/31924 ,  G01R31/31926

摘要： Test circuits located on semiconductor die enable a tester to test a plurality of die/ICs in parallel by inputting both stimulus and response patterns to the plurality of die/ICs. The response patterns from the tester are input to the test circuits along with the output response of the die/IC to be compared. Also disclosed is the use of a response signal encoding scheme whereby the tester transmits response test commands to the test circuits, using a single signal per test circuit, to perform: (1) a compare die/IC output against an expected logic high, (2) a compare die/IC output against an expected logic low, and (3) a mask compare operation. The use of the signal encoding scheme allows functional testing of die and ICs since all response test commands (i.e. 1-3 above) required at each die/IC output can be transmitted to each die/IC output using only a single tester signal connection per die/IC output. In addition to functional testing, scan testing of die and ICs is also possible.

摘要翻译： 位于半导体管芯上的测试电路使得测试仪能够通过将激励和响应模式输入到多个管芯/ IC来并行地测试多个管芯/ IC。 来自测试器的响应模式与待比较的芯片/ IC的输出响应一起输入到测试电路。 还公开了使用响应信号编码方案，其中测试者使用每个测试电路的单个信号向测试电路发送响应测试命令，以执行：（1）比较管芯/ IC输出与期望的逻辑高（ 2）比较管芯/ IC输出与预期逻辑低电平，以及（3）掩模比较操作。 信号编码方案的使用允许对芯片和IC进行功能测试，因为每个管芯/ IC输出所需的所有响应测试命令（即1-3以上）可以仅使用单个测试仪信号连接传输到每个管芯/ IC输出 芯片/ IC输出。 除功能测试外，还可以对芯片和IC进行扫描测试。

公开(公告)号：US20070296441A1

公开(公告)日：2007-12-27

申请号：US11850436

申请日：2007-09-05

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/02 ,  G06G7/12 ,  H01L23/58 ,  H01L27/10

CPC分类号： G01R31/31715 ,  G01R31/31723 ,  G01R31/318505 ,  G01R31/318511 ,  H01L22/34 ,  H01L24/06 ,  H01L2224/05554 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit includes switching means for selectively connecting the bond pads to functional core logic and isolating the bond pads from second conductors, and the switch means for selectively connecting the bond pads to the second conductors to provide bi-directional connections between the bond pads on opposite sides of the substrate and isolating the bond pads from the functional core logic.

摘要翻译： 集成电路包括用于选择性地将接合焊盘连接到功能核心逻辑并将接合焊盘与第二导体隔离的开关装置，以及用于选择性地将接合焊盘连接到第二导体的开关装置，以在第二导体之间的接合焊盘之间提供双向连接 将基板的相对两侧与功能核心逻辑隔离。

公开(公告)号：US20070234155A1

公开(公告)日：2007-10-04

申请号：US11759560

申请日：2007-06-07

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/317

CPC分类号： G01R31/3177 ,  G01R31/31715 ,  G01R31/318505 ,  G01R31/318511 ,  G01R31/318533 ,  G01R31/318558 ,  G01R31/318572 ,  G01R31/318594 ,  G11C29/006 ,  G11C29/022 ,  G11C29/48 ,  G11C2029/3202

摘要： The peripheral circuitry (350, 360, ESD, BH) of an integrated circuit die on a wafer is tested without physically contacting the bond pads of the die.

摘要翻译： 测试晶片上的集成电路管芯的外围电路（350,360，ESD，BH），而不会物理接触管芯的接合焊盘。

公开(公告)号：US20070165759A1

公开(公告)日：2007-07-19

申请号：US11623572

申请日：2007-01-16

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： H04L7/00

CPC分类号： G06F13/4291 ,  G01R31/31725 ,  G01R31/31726 ,  G01R31/318536 ,  G01R31/318594 ,  G06F1/04 ,  G06F1/06 ,  H04B1/18 ,  H04J3/0644 ,  H04L7/0008

摘要： Data is communicated through two separate circuits or circuit groups, each having clock and mode inputs, by sequentially reversing the role of the clock and mode inputs. The data communication circuits have data inputs, data outputs, a clock input for timing or synchronizing the data input and/or output communication, and a mode input for controlling the data input and/or output communication. A clock/mode signal connects to the clock input of one circuit and to the mode input of the other circuit. A mode/clock signal connects to the mode input of the one circuit and to the clock input of the other circuit. The role of the mode and clock signals on the mode/clock and clock/mode signals, or their reversal, selects one or the other of the data communication circuits.

摘要翻译： 数据通过两个单独的电路或电路组进行通信，每个电路或电路组通过顺序地反转时钟和模式输入的作用而具有时钟和模式输入。 数据通信电路具有数据输入，数据输出，用于定时或同步数据输入和/或输出通信的时钟输入，以及用于控制数据输入和/或输出通信的模式输入。 时钟/模式信号连接到一个电路的时钟输入和另一个电路的模式输入。 模式/时钟信号连接到一个电路的模式输入和另一个电路的时钟输入。 模式和时钟信号对模式/时钟和时钟/模式信号或其反相的作用选择数据通信电路中的一个或另一个。

公开(公告)号：US20070136630A1

公开(公告)日：2007-06-14

申请号：US11623370

申请日：2007-01-16

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G06F11/00 ,  G01R31/28

CPC分类号： G01R31/3177 ,  G01R31/31703 ,  G01R31/318511 ,  G01R31/318533 ,  G01R31/318536 ,  G01R31/318541 ,  G01R31/318544 ,  G01R31/318566 ,  G01R31/318572 ,  G01R31/31926 ,  G01R31/31932 ,  G06F11/26 ,  G06F11/277

摘要： A test controller applies test stimulus signals to the input pads of plural die on a wafer in parallel. The test controller also applies encoded test response signals to the output pads of the plural die in parallel. The encoded test response signals are decoded on the die and compared to core test response signals produced from applying the test stimulus signals to core circuits on the die. The comparison produces pass/fail signals that are loaded in to scan cells of an IEEE 1149.1 scan path. The pass/fail signals then may be scanned out of the die to determine the results of the test.

摘要翻译： 测试控制器将测试激励信号并行地施加到晶片上的多个管芯的输入焊盘。 测试控制器还将编码的测试响应信号并行地应用于多个管芯的输出焊盘。 编码的测试响应信号在芯片上解码，并与通过将测试激励信号应用于芯片上的核心电路产生的核心测试响应信号进行比较。 该比较产生加载到IEEE 1149.1扫描路径的扫描单元中的通过/失败信号。 然后可以将通过/失败信号扫描出模具以确定测试结果。

公开(公告)号：US20070109009A1

公开(公告)日：2007-05-17

申请号：US11621621

申请日：2007-01-10

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/26

CPC分类号： G01R31/31715 ,  G01R31/31723 ,  G01R31/318505 ,  G01R31/318511 ,  H01L22/34 ,  H01L24/06 ,  H01L2224/05554 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit includes switching means for selectively connecting the bond pads to functional core logic and isolating the bond pads from second conductors, and the switch means for selectively connecting the bond pads to the second conductors to provide bi-directional connections between the bond pads on opposite sides of the substrate and isolating the bond pads from the functional core logic.

摘要翻译： 集成电路包括用于选择性地将接合焊盘连接到功能核心逻辑并将接合焊盘与第二导体隔离的开关装置，以及用于选择性地将接合焊盘连接到第二导体的开关装置，以在第二导体之间的接合焊盘之间提供双向连接 将基板的相对两侧与功能核心逻辑隔离。

公开(公告)号：US20070101217A1

公开(公告)日：2007-05-03

申请号：US11278053

申请日：2006-03-30

申请人： Lee Whetsel ,  Benjamin Ashmore

发明人： Lee Whetsel ,  Benjamin Ashmore

IPC分类号： G01R31/28

CPC分类号： G01R31/318572 ,  G11C29/32 ,  G11C29/48 ,  G11C2029/3202

摘要： A serial scan path communication architecture includes a plurality of circuits (30), some of which may include a memory (36). A memory access controller (38) is included in circuits with a memory (36) such that serial data may be written to and written from the memories without having to repetitively cycle through multiple TAP read or write operations.

摘要翻译： 串行扫描路径通信架构包括多个电路（30），其中一些电路可以包括存储器（36）。 存储器访问控制器（38）包括在具有存储器（36）的电路中，使得可以将串行数据写入存储器并从存储器写入，而不必重复地循环通过多个TAP读取或写入操作。

公开(公告)号：US20070061646A1

公开(公告)日：2007-03-15

申请号：US11463479

申请日：2006-08-09

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/28

CPC分类号： G01R31/31723 ,  G01R31/31722 ,  G01R31/31725 ,  G01R31/31727 ,  G01R31/3177 ,  G01R31/318572 ,  G06F11/261 ,  G06F11/267 ,  G06F11/27 ,  G06F11/3466

摘要： An addressable interface selectively enables JTAG TAP domain operations or Trace domain operations within an IC. After being enabled, the TAP receives TMS and TDI input from a single data pin. After being enabled, the Trace domain acquires data from a functioning circuit within the IC in response to a first clock and outputs the acquired data from the IC in response to a second clock. An addressable two pin interface loads and updates instructions and data to a TAP domain within the IC. The instruction or data update operations in multiple ICs occur simultaneously. A process transmits data from an addressed target device to a controller using data frames, each data frame comprising a header bit and data bits. The logic level of the header bit is used to start, continue, and stop the data transmission to the controller. A data and clock signal interface between a controller and multiple target devices provides for each target device to be individually addressed and commanded to perform a JTAG or Trace operation. Trace circuitry within an IC can operate autonomously to store and output functional data occurring in the IC. The store and output operations of the trace circuitry are transparent to the functional operation of the IC. An auto-addressing RAM memory stores input data at an input address generated in response to an input clock, and outputs stored data from an output address generated in response to an output clock.

摘要翻译： 可寻址接口选择性地启用IC内的JTAG TAP域操作或跟踪域操作。 启用后，TAP从单个数据引脚接收TMS和TDI输入。 在启用之后，响应于第一时钟，跟踪域从IC内的功能电路获取数据，并且响应于第二时钟从IC输出所获取的数据。 可寻址的两针接口将指令和数据加载并更新到IC内的TAP域。 多个IC中的指令或数据更新操作同时发生。 过程使用数据帧将数据从寻址的目标设备发送到控制器，每个数据帧包括报头位和数据位。 标头位的逻辑电平用于启动，继续和停止向控制器传输数据。 控制器和多个目标设备之间的数据和时钟信号接口提供每个目标设备被单独寻址并命令执行JTAG或跟踪操作。 IC内的跟踪电路可以自主操作来存储和输出在IC中发生的功能数据。 跟踪电路的存储和输出操作对于IC的功能操作是透明的。 自动寻址RAM存储器将输入数据存储在响应于输入时钟产生的输入地址处，并且从响应于输出时钟产生的输出地址输出存储的数据。

公开(公告)号：US20070011526A1

公开(公告)日：2007-01-11

申请号：US11463731

申请日：2006-08-10

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/28

CPC分类号： G01R31/3177 ,  G01R31/318536 ,  G01R31/318558 ,  G01R31/318572

摘要： Scan distributor, collector, and controller circuitry connect to the functional inputs and outputs of core circuitry on integrated circuits to provide testing through those functional inputs and outputs. Multiplexer and demultiplexer circuits select between the scan circuitry and the functional inputs and outputs. The core circuitry can also be provided with built-in scan distributor, collector, and controller circuitry to avoid having to add it external of the core circuitry. With appropriately placed built-in scan distributor and collector circuits, connecting together the functional inputs and outputs of the core circuitry also connects together the scan distributor and collector circuitry in each core. This can provide a hierarchy of scan circuitry and reduce the need for separate test interconnects and multiplexers.

摘要翻译： 扫描分配器，收集器和控制器电路连接到集成电路上的核心电路的功能输入和输出，以通过这些功能输入和输出提供测试。 多路复用器和解复用器电路在扫描电路和功能输入和输出之间进行选择。 核心电路还可以提供内置的扫描分配器，收集器和控制器电路，以避免将其添加到核心电路的外部。 通过适当放置的内置扫描分配器和集电极电路，将核心电路的功能输入和输出连接在一起，将每个核心中的扫描分配器和集电极电路连接在一起。 这可以提供扫描电路的层次结构，并减少对单独的测试互连和多路复用器的需求。

公开(公告)号：US20060242512A1

公开(公告)日：2006-10-26

申请号：US11380965

申请日：2006-05-01

申请人： Lee Whetsel

发明人： Lee Whetsel

IPC分类号： G01R31/28

CPC分类号： G01R31/3177 ,  G01R31/2851 ,  G01R31/318541 ,  G01R31/318555 ,  G01R31/318586

摘要： An integrated circuit carries an intellectual property core. The intellectual property core includes a test access port 39 with test data input leads 15, test data output leads 13, control leads 17 and an external register present, ERP lead 37. A scan register 25 encompasses the intellectual property core and ERP lead 37 carries a signal indicating the presence of the scan register.

摘要翻译： 集成电路具有知识产权核心。 知识产权核心包括测试访问端口39，其具有测试数据输入引线15，测试数据输出引线13，控制引线17和存在的外部寄存器，ERP引线37。 扫描寄存器25包含知识产权核心，ERP引导线37携带指示扫描寄存器的存在的信号。