利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.029 秒)

    DYNAMICALLY UPDATING LOGICAL IDENTIFIERS OF CORES OF A PROCESSOR
    1.
    发明申请
    DYNAMICALLY UPDATING LOGICAL IDENTIFIERS OF CORES OF A PROCESSOR 有权
    动态更新处理器的逻辑逻辑标识符

    公开(公告)号：US20160252943A1

    公开(公告)日：2016-09-01

    申请号：US14633455

    申请日：2015-02-27

    申请人： Ankush Varma ,  Krishnakanth V. Sistla ,  Guy G. Sotomayor ,  Andrew D. Henroid ,  Robert E. Gough ,  Tod F. Schiff

    发明人： Ankush Varma ,  Krishnakanth V. Sistla ,  Guy G. Sotomayor ,  Andrew D. Henroid ,  Robert E. Gough ,  Tod F. Schiff

    IPC分类号： G06F1/26 ,  G06F1/32

    CPC分类号： G06F15/00 ,  G06F1/206 ,  G06F1/26 ,  G06F1/3243 ,  G06F9/45541 ,  G06F9/45558 ,  G06F9/5077 ,  G06F2009/4557 ,  Y02D10/152 ,  Y02D10/16

    摘要： In one embodiment, a processor includes a plurality of cores each including a first storage to store a physical identifier for the core and a second storage to store a logical identifier associated with the core; a plurality of thermal sensors to measure a temperature at a corresponding location of the processor; and a power controller including a dynamic core identifier logic to dynamically remap a first logical identifier associated with a first core to associate the first logical identifier with a second core, based at least in part on a temperature associated with the first core, the dynamic remapping to cause a first thread to be migrated from the first core to the second core transparently to an operating system. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，处理器包括多个核心，每个核心包括存储用于核心的物理标识符的第一存储器和存储与所述核心相关联的逻辑标识符的第二存储器; 多个热传感器，用于测量处理器相应位置处的温度; 以及功率控制器，其包括动态核心标识符逻辑，用于至少部分地基于与所述第一核相关联的温度来动态地重新映射与第一核相关联的第一逻辑标识符以将所述第一逻辑标识符与第二核相关联，所述动态重映射 以使第一线程从第一核心迁移到第二核心到操作系统。 描述和要求保护其他实施例。

    Providing A Consolidated Sideband Communication Channel Between Devices
    3.
    发明申请
    Providing A Consolidated Sideband Communication Channel Between Devices 审中-公开
    在设备之间提供合并边带通信通道

    公开(公告)号：US20140068135A1

    公开(公告)日：2014-03-06

    申请号：US14011009

    申请日：2013-08-27

    申请人： David J. Harriman ,  Mahesh Wagh ,  Robert E. Gough ,  James E. Jaussi

    发明人： David J. Harriman ,  Mahesh Wagh ,  Robert E. Gough ,  James E. Jaussi

    IPC分类号： G06F13/40

    CPC分类号： G06F13/4027 ,  G06F1/3203 ,  G06F13/20 ,  G06F13/4295 ,  G06N99/005 ,  Y02D10/14 ,  Y02D10/151

    摘要： In an embodiment, the present invention includes a protocol stack having a transaction layer and a link layer. In addition a first physical (PHY) unit is coupled to the protocol stack to provide communication between a processor and a device coupled to the processor via a physical link, where the first PHY unit is of a low power communication protocol and includes a first physical unit circuit. In turn, a second PHY unit is coupled to the protocol stack to provide communication between the processor and the device via a sideband channel coupled between the multicore processor and the device separate from the physical link, where the second PHY unit includes a second physical unit circuit. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括具有事务层和链路层的协议栈。 另外，第一物理（PHY）单元被耦合到协议栈，以经由物理链路提供处理器和耦合到处理器的设备之间的通信，其中第一PHY单元是低功率通信协议，并且包括第一物理 单位电路。 反过来，第二PHY单元被耦合到协议栈，以经由耦合在与物理链路分离的多核处理器和设备之间的边带信道来提供处理器和设备之间的通信，其中第二PHY单元包括第二物理单元 电路。 描述和要求保护其他实施例。

    Power management of electronic devices using transitions between link states based on device activity
    7.
    发明授权
    Power management of electronic devices using transitions between link states based on device activity 有权
    使用基于设备活动的链路状态之间的转换的电子设备的电源管理

    公开(公告)号：US08341445B2

    公开(公告)日：2012-12-25

    申请号：US13186322

    申请日：2011-07-19

    申请人： Barnes Cooper ,  Jaya L. Jeyaseelan ,  Robert E. Gough

    发明人： Barnes Cooper ,  Jaya L. Jeyaseelan ,  Robert E. Gough

    IPC分类号： G06F1/00

    CPC分类号： G06F1/3234 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/3253 ,  G06F1/3287 ,  Y02D10/151 ,  Y02D50/20

    摘要： A method and apparatus for intelligent power management for low power link states. Some embodiments include methods, apparatuses, and systems for a device coupled to a controller via a link; a link power management engine to alter a power state of the link based on a transaction and some knowledge of future transactions between the device and the controller; and a memory or logic to store the link power management engine. In some embodiments, the memory stores information about at least one of the following: the power state of the link, the device buffering, the controller or device state or a history of transactions. In some embodiments, the device is a peripheral of a computer system. In some embodiments, the method may include transitioning the device to various link states. Other embodiments are described.

    摘要翻译： 一种用于低功率链路状态智能电源管理的方法和装置。 一些实施例包括用于经由链路耦合到控制器的设备的方法，设备和系统; 链路功率管理引擎，用于基于事务改变链路的功率状态以及对设备和控制器之间的未来事务的一些知识; 以及用于存储链路电源管理引擎的存储器或逻辑。 在一些实施例中，存储器存储关于以下至少一个的信息：链路的功率状态，设备缓冲，控制器或设备状态或事务历史。 在一些实施例中，设备是计算机系统的外设。 在一些实施例中，该方法可以包括将设备转换到各种链路状态。 描述其他实施例。

    Methods and apparatus to initiate a BIOS recovery
    8.
    发明授权
    Methods and apparatus to initiate a BIOS recovery 有权
    启动BIOS恢复的方法和设备

    公开(公告)号：US08161322B2

    公开(公告)日：2012-04-17

    申请号：US12632419

    申请日：2009-12-07

    申请人： Robert E. Gough

    发明人： Robert E. Gough

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1417 ,  G06F11/1004 ,  G06F11/1433 ,  G06F11/2247 ,  G06F2201/83

    摘要： Methods and apparatus to initiate a basic input/output system (BIOS) recovery are disclosed herein. An example BIOS recovery module includes a memory storing one or more signatures to be detected by a detector of a BIOS implemented on a computing platform; and a connector to couple the module to a data display channel of the computing platform, wherein a BIOS recovery mechanism of the BIOS is to initiate in response to the detector detecting the one or more signatures of the module via the data display channel.

    摘要翻译： 本文公开了启动基本输入/输出系统（BIOS）恢复的方法和装置。 示例BIOS恢复模块包括存储由计算平台上实现的BIOS的检测器检测的一个或多个签名的存储器; 以及将模块耦合到计算平台的数据显示通道的连接器，其中BIOS的BIOS恢复机制响应于检测器经由数据显示通道检测模块的一个或多个签名而发起。