公开(公告)号：US20060062917A1

公开(公告)日：2006-03-23

申请号：US11223896

申请日：2005-09-09

申请人： Shankar Muthukrishnan ,  Tejal Goyani ,  Rahul Sharangpani ,  Shreyas Kher ,  Pravin Narwankar ,  Khaled Ahmed ,  Yi Ma

发明人： Shankar Muthukrishnan ,  Tejal Goyani ,  Rahul Sharangpani ,  Shreyas Kher ,  Pravin Narwankar ,  Khaled Ahmed ,  Yi Ma

IPC分类号： C23C16/00

CPC分类号： C23C16/308 ,  C23C16/401 ,  C23C16/56

摘要： In one embodiment, a method for forming a morphologically stable dielectric material is provided which includes exposing a substrate to a hafnium precursor, a silicon precursor and an oxidizing gas to form hafnium silicate material during a chemical vapor deposition (CVD) process and subsequently and optionally exposing the substrate to a post deposition anneal, a nitridation process and a thermal annealing process. In some examples, the hafnium and silicon precursors used during a metal-organic CVD (MOCVD) process are alkylamino compounds, such as tetrakis(diethylamino)hafnium (TDEAH) and tris(dimethylamino)silane (Tris-DMAS). In another embodiment, other metal precursors may be used to form a variety of metal silicates containing tantalum, titanium, aluminum, zirconium, lanthanum or combinations thereof.

摘要翻译： 在一个实施方案中，提供了一种用于形成形态稳定的电介质材料的方法，其包括在化学气相沉积（CVD）工艺期间将衬底暴露于铪前体，硅前体和氧化气体以形成硅酸铪材料，随后和任选地 将衬底暴露于后沉积退火，氮化工艺和热退火工艺。 在一些实例中，在金属 - 有机CVD（MOCVD）方法中使用的铪和硅前体是烷基氨基化合物，例如四（二乙基氨基）铪（TDEAH）和三（二甲氨基）硅烷（Tris-DMAS）。 在另一个实施方案中，其它金属前体可用于形成含有钽，钛，铝，锆，镧或其组合的各种金属硅酸盐。

公开(公告)号：US20090242957A1

公开(公告)日：2009-10-01

申请号：US12059782

申请日：2008-03-31

申请人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

发明人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

IPC分类号： H01L21/28 ,  H01L29/788

CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L29/7881

摘要： Embodiments of the invention provide memory devices and methods for forming memory devices. In one embodiment, a memory device is provided which includes a floating gate polysilicon layer disposed over source/drain regions of a substrate, a silicon oxynitride layer disposed over the floating gate polysilicon layer, a first aluminum oxide layer disposed over the silicon oxynitride layer, a hafnium silicon oxynitride layer disposed over the first aluminum oxide layer, a second aluminum oxide layer disposed over the hafnium silicon oxynitride layer, and a control gate polysilicon layer disposed over the second aluminum oxide layer. In another embodiment, a memory device is provided which includes a control gate polysilicon layer disposed over an inter-poly dielectric stack disposed over a silicon oxide layer disposed over the floating gate polysilicon layer. The inter-poly dielectric stack contains two silicon oxynitride layers separated by a silicon nitride layer.

摘要翻译： 本发明的实施例提供了用于形成存储器件的存储器件和方法。 在一个实施例中，提供了一种存储器件，其包括设置在衬底的源极/漏极区域上的浮置栅极多晶硅层，设置在浮置栅极多晶硅层上的氧氮化硅层，设置在氧氮化硅层上的第一氧化铝层， 设置在所述第一氧化铝层上的铪硅氮化物层，设置在所述铪硅氮氧化物层上的第二氧化铝层，以及设置在所述第二氧化铝层上的控制栅极多晶硅层。 在另一个实施例中，提供了一种存储器件，其包括设置在布置在浮置多晶硅层上方的氧化硅层上的多晶硅介质叠层之间的控制栅极多晶硅层。 多晶硅间介质堆叠包含由氮化硅层分隔的两个氮氧化硅层。

公开(公告)号：US20060019033A1

公开(公告)日：2006-01-26

申请号：US11167070

申请日：2005-06-24

申请人： Shankar Muthukrishnan ,  Rahul Sharangpani ,  Tejal Goyani ,  Pravin Narwankar ,  Shreyas Kher ,  Khaled Ahmed ,  Yi Ma

发明人： Shankar Muthukrishnan ,  Rahul Sharangpani ,  Tejal Goyani ,  Pravin Narwankar ,  Shreyas Kher ,  Khaled Ahmed ,  Yi Ma

IPC分类号： C23C16/00

CPC分类号： H01L21/0228 ,  C23C16/401 ,  C23C16/405 ,  C23C16/4488 ,  C23C16/45525 ,  C23C16/45529 ,  C23C16/56 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/0234 ,  H01L21/3141 ,  H01L21/3143 ,  H01L21/31637 ,  H01L21/31645

摘要： In one embodiment, a method for forming a dielectric material is provided which includes exposing a substrate sequentially to a metal-containing precursor and an oxidizing gas to form metal oxide (e.g., HfOx) during an ALD process and subsequently exposing the substrate to an inert plasma process and a thermal annealing process. Generally, the metal oxide contains hafnium, tantalum, titanium, aluminum, zirconium, lanthanum or combinations thereof. In one example, the inert plasma process contains argon and is free of nitrogen, while the thermal annealing process contains oxygen. In another example, an ALD process to form a metal oxide includes exposing the substrate sequentially to a metal precursor and an oxidizing gas containing water vapor formed by a catalytic water vapor generator. In an alternative embodiment, a method for forming a dielectric material is provide which includes exposing a substrate to a deposition process to form a metal oxide layer and subsequently exposing the substrate to a nitridation plasma process and a thermal annealing process to form metal oxynitride (e.g., HfOxNy).

摘要翻译： 在一个实施例中，提供了一种用于形成介电材料的方法，其包括在ALD过程期间将衬底依次暴露于含金属的前体和氧化气体以形成金属氧化物（例如，HfO x x x） 随后将衬底暴露于惰性等离子体工艺和热退火工艺中。 通常，金属氧化物含有铪，钽，钛，铝，锆，镧或其组合。 在一个实例中，惰性等离子体工艺包含氩并且不含氮，而热退火工艺含有氧。 在另一个实例中，形成金属氧化物的ALD工艺包括将基板顺序地暴露于金属前体和含有由催化水蒸汽发生器形成的水蒸汽的氧化气体。 在替代实施例中，提供了形成电介质材料的方法，其包括将衬底暴露于沉积工艺以形成金属氧化物层，并随后将衬底暴露于氮化等离子体工艺和热退火工艺以形成金属氮氧化物（例如 ，HfO x N N y）。

公开(公告)号：US07659158B2

公开(公告)日：2010-02-09

申请号：US12059782

申请日：2008-03-31

申请人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

发明人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

IPC分类号： H01L21/8238 ,  H01L29/788

CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L29/7881

摘要： Embodiments of the invention provide memory devices and methods for forming memory devices. In one embodiment, a memory device is provided which includes a floating gate polysilicon layer disposed over source/drain regions of a substrate, a silicon oxynitride layer disposed over the floating gate polysilicon layer, a first aluminum oxide layer disposed over the silicon oxynitride layer, a hafnium silicon oxynitride layer disposed over the first aluminum oxide layer, a second aluminum oxide layer disposed over the hafnium silicon oxynitride layer, and a control gate polysilicon layer disposed over the second aluminum oxide layer. In another embodiment, a memory device is provided which includes a control gate polysilicon layer disposed over an inter-poly dielectric stack disposed over a silicon oxide layer disposed over the floating gate polysilicon layer. The inter-poly dielectric stack contains two silicon oxynitride layers separated by a silicon nitride layer.

摘要翻译： 本发明的实施例提供了用于形成存储器件的存储器件和方法。 在一个实施例中，提供了一种存储器件，其包括设置在衬底的源极/漏极区域上的浮置栅极多晶硅层，设置在浮置栅极多晶硅层上的氧氮化硅层，设置在氧氮化硅层上的第一氧化铝层， 设置在所述第一氧化铝层上的铪硅氮化物层，设置在所述铪硅氮氧化物层上的第二氧化铝层，以及设置在所述第二氧化铝层上的控制栅极多晶硅层。 在另一个实施例中，提供了一种存储器件，其包括设置在布置在浮置多晶硅层上方的氧化硅层上的多晶硅介质叠层之间的控制栅极多晶硅层。 多晶硅间介质堆叠包含由氮化硅层分隔的两个氮氧化硅层。

公开(公告)号：US20090035927A1

公开(公告)日：2009-02-05

申请号：US11830143

申请日：2007-07-30

申请人： CHRISTOPHER S. OLSEN ,  TEJAL GOYANI ,  JOHANES SWENBERG

发明人： CHRISTOPHER S. OLSEN ,  TEJAL GOYANI ,  JOHANES SWENBERG

IPC分类号： H01L21/31 ,  C23C16/00 ,  H01L21/3205

CPC分类号： H01L21/3185 ,  C23C16/0272 ,  C23C16/345 ,  C23C16/56 ,  H01L21/3141 ,  H01L21/3144 ,  H01L29/66833 ,  H01L29/792

摘要： Methods of forming dielectric layers on a substrate comprising silicon and oxygen are disclosed herein. In some embodiments, a method of forming a dielectric layer on a substrate includes provide a substrate having an exposed silicon oxide layer; treating an upper surface of the silicon oxide layer with a plasma; and depositing a silicon nitride layer on the treated silicon oxide layer via atomic layer deposition. The silicon nitride layer may be exposed to a plasma nitridation process. The silicon oxide and silicon nitride layers may be subsequently thermally annealed. The dielectric layers may be used as part of a gate structure.

摘要翻译： 本文公开了在包含硅和氧的基底上形成介电层的方法。 在一些实施例中，在衬底上形成电介质层的方法包括提供具有暴露的氧化硅层的衬底; 用等离子体处理氧化硅层的上表面; 以及通过原子层沉积在经处理的氧化硅层上沉积氮化硅层。 可以将氮化硅层暴露于等离子体氮化处理。 氧化硅和氮化硅层可随后被热退火。 电介质层可以用作栅极结构的一部分。

公开(公告)号：US20070049043A1

公开(公告)日：2007-03-01

申请号：US11209472

申请日：2005-08-23

申请人： Shankar Muthukrishnan ,  Rahul Sharangpani ,  Tejal Goyani ,  Pravin Narwankar ,  Shreyas Kher ,  Yi Ma ,  Giuseppina Conti

发明人： Shankar Muthukrishnan ,  Rahul Sharangpani ,  Tejal Goyani ,  Pravin Narwankar ,  Shreyas Kher ,  Yi Ma ,  Giuseppina Conti

IPC分类号： H01L21/31

CPC分类号： H01L21/0234 ,  H01L21/02329 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31645 ,  H01L29/517

摘要： A method and apparatus for forming a nitrided gate dielectric. The method comprises incorporating nitrogen into a dielectric film using a plasma nitridation process to form a nitrided gate dielectric. The first step involves providing a substrate comprising a gate dielectric film. The second step involves inducing a voltage on the substrate. Finally, the substrate is exposed to a plasma comprising a nitrogen source while maintaining the voltage to form a nitrided gate dielectric on the substrate. In one embodiment, the voltage is induced on the substrate by applying a voltage to an electrostatic chuck supporting the substrate. In another embodiment, the voltage is induced on the substrate by applying a DC bias voltage to an electrode positioned adjacent the substrate.

摘要翻译： 一种用于形成氮化栅极电介质的方法和装置。 该方法包括使用等离子体氮化工艺将氮合并到电介质膜中以形成氮化栅极电介质。 第一步涉及提供包括栅介质膜的衬底。 第二步涉及在衬底上感应电压。 最后，将衬底暴露于包含氮源的等离子体，同时保持电压以在衬底上形成氮化栅电介质。 在一个实施例中，通过向支撑衬底的静电卡盘施加电压来在衬底上感应电压。 在另一个实施例中，通过对邻近衬底定位的电极施加DC偏置电压来在衬底上感应出电压。

公开(公告)号：US08043907B2

公开(公告)日：2011-10-25

申请号：US12687732

申请日：2010-01-14

申请人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

发明人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

IPC分类号： H01L21/8238

CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L29/7881

摘要： Embodiments of the invention provide memory devices and methods for forming such memory devices. In one embodiment, a method for fabricating a non-volatile memory device on a substrate is provided which includes depositing a first polysilicon layer on a substrate surface, depositing a silicon oxide layer on the first polysilicon layer, depositing a first silicon oxynitride layer on the silicon oxide layer, depositing a silicon nitride layer on the first silicon oxynitride layer, depositing a second silicon oxynitride layer on the silicon nitride layer, and depositing a second polysilicon layer on the second silicon oxynitride layer. In some examples, the first polysilicon layer is a floating gate and the second polysilicon layer is a control gate.

摘要翻译： 本发明的实施例提供了用于形成这种存储器件的存储器件和方法。 在一个实施例中，提供了一种用于在衬底上制造非易失性存储器件的方法，其包括在衬底表面上沉积第一多晶硅层，在第一多晶硅层上沉积氧化硅层，在第一多晶硅层上沉积第一氧氮化硅层 氧化硅层，在第一氧氮化硅层上沉积氮化硅层，在氮化硅层上沉积第二氮氧化硅层，以及在第二氮氧化硅层上沉积第二多晶硅层。 在一些示例中，第一多晶硅层是浮置栅极，第二多晶硅层是控制栅极。

公开(公告)号：US07910497B2

公开(公告)日：2011-03-22

申请号：US11830143

申请日：2007-07-30

申请人： Christopher S. Olsen ,  Tejal Goyani ,  Johanes Swenberg

发明人： Christopher S. Olsen ,  Tejal Goyani ,  Johanes Swenberg

IPC分类号： H01L21/469

CPC分类号： H01L21/3185 ,  C23C16/0272 ,  C23C16/345 ,  C23C16/56 ,  H01L21/3141 ,  H01L21/3144 ,  H01L29/66833 ,  H01L29/792

摘要： Methods of forming dielectric layers on a substrate comprising silicon and oxygen are disclosed herein. In some embodiments, a method of forming a dielectric layer on a substrate includes provide a substrate having an exposed silicon oxide layer; treating an upper surface of the silicon oxide layer with a plasma; and depositing a silicon nitride layer on the treated silicon oxide layer via atomic layer deposition. The silicon nitride layer may be exposed to a plasma nitridation process. The silicon oxide and silicon nitride layers may be subsequently thermally annealed. The dielectric layers may be used as part of a gate structure.

摘要翻译： 本文公开了在包含硅和氧的基底上形成介电层的方法。 在一些实施例中，在衬底上形成电介质层的方法包括提供具有暴露的氧化硅层的衬底; 用等离子体处理氧化硅层的上表面; 以及通过原子层沉积在经处理的氧化硅层上沉积氮化硅层。 可以将氮化硅层暴露于等离子体氮化处理。 氧化硅和氮化硅层可随后被热退火。 电介质层可以用作栅极结构的一部分。

公开(公告)号：US20100102376A1

公开(公告)日：2010-04-29

申请号：US12687732

申请日：2010-01-14

申请人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

发明人： Yi Ma ,  Shreyas S. Kher ,  Khaled Ahmed ,  Tejal Goyani ,  Maitreyee Mahajani ,  Jallepally Ravi ,  Yi-Chiau Huang

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L29/7881

摘要： Embodiments of the invention provide memory devices and methods for forming such memory devices. In one embodiment, a method for fabricating a non-volatile memory device on a substrate is provided which includes depositing a first polysilicon layer on a substrate surface, depositing a silicon oxide layer on the first polysilicon layer, depositing a first silicon oxynitride layer on the silicon oxide layer, depositing a silicon nitride layer on the first silicon oxynitride layer, depositing a second silicon oxynitride layer on the silicon nitride layer, and depositing a second polysilicon layer on the second silicon oxynitride layer. In some examples, the first polysilicon layer is a floating gate and the second polysilicon layer is a control gate.

摘要翻译： 本发明的实施例提供了用于形成这种存储器件的存储器件和方法。 在一个实施例中，提供了一种用于在衬底上制造非易失性存储器件的方法，其包括在衬底表面上沉积第一多晶硅层，在第一多晶硅层上沉积氧化硅层，在第一多晶硅层上沉积第一氧氮化硅层 氧化硅层，在第一氧氮化硅层上沉积氮化硅层，在氮化硅层上沉积第二氮氧化硅层，以及在第二氮氧化硅层上沉积第二多晶硅层。 在一些示例中，第一多晶硅层是浮置栅极，第二多晶硅层是控制栅极。

公开(公告)号：US20080268154A1

公开(公告)日：2008-10-30

申请号：US11742402

申请日：2007-04-30

申请人： SHREYAS KHER ,  Tejal Goyani ,  Balaji Kannan

发明人： SHREYAS KHER ,  Tejal Goyani ,  Balaji Kannan

IPC分类号： C23C16/06

CPC分类号： C23C16/403 ,  C23C16/4485 ,  C23C16/56 ,  H01L21/02178 ,  H01L21/02271 ,  H01L21/31616

摘要： Methods for forming a high-k dielectric layer that may be utilized to form a metal gate structure in TANOS charge trap flash memories. In one embodiment, the method may include providing a substrate into a chamber, supplying a gas mixture containing an oxygen containing gas and aluminum containing compound into the chamber, wherein the aluminum containing compound has a formula selected from a group consisting of RxAly(OR′)x and Al(NRR′)3, heating the substrate, and depositing an aluminum oxide layer having a dielectric constant greater than 8 on the heated substrate by a chemical vapor deposition process.

摘要翻译： 用于形成可用于在TANOS电荷陷阱闪存中形成金属栅极结构的高k电介质层的方法。 在一个实施方案中，所述方法可以包括将基材提供到室中，将含有含氧气体和含铝化合物的气体混合物供应到所述室中，其中所述含铝化合物具有选自由以下组成的组： （OR'）x和Al（NRR'）3 3，加热衬底，并沉积氧化铝 通过化学气相沉积工艺在加热的衬底上具有大于8的介电常数的层。