公开(公告)号：US07773626B2

公开(公告)日：2010-08-10

申请号：US11559793

申请日：2006-11-14

申请人： Amit Kumar ,  Partha Kundu

发明人： Amit Kumar ,  Partha Kundu

IPC分类号： H04J3/02

CPC分类号： H04L49/15 ,  H04L45/00 ,  H04L45/06 ,  H04L49/253

摘要： A technique to route data according to a speculative priority. At least one embodiment detects a conflict among a number of data received by the router, assigns a speculative priority to one of the data in a first clock portion and sends the speculatively prioritized data to a receiving agent in a subsequent clock portion.

摘要翻译： 根据推测优先级路由数据的技术。 至少一个实施例检测路由器接收的数量的数据之间的冲突，将推测优先级分配给第一时钟部分中的数据之一，并将推测性优先化数据发送到后续时钟部分中的接收代理。

公开(公告)号：US20080112432A1

公开(公告)日：2008-05-15

申请号：US11559793

申请日：2006-11-14

申请人： Amit Kumar ,  Partha Kundu

发明人： Amit Kumar ,  Partha Kundu

IPC分类号： H04J3/02

CPC分类号： H04L49/15 ,  H04L45/00 ,  H04L45/06 ,  H04L49/253

摘要： A technique to route data according to a speculative priority. At least one embodiment detects a conflict among a number of data received by the router, assigns a speculative priority to one of the data in a first clock portion and sends the speculatively prioritized data to a receiving agent in a subsequent clock portion.

摘要翻译： 根据推测优先级路由数据的技术。 至少一个实施例检测由路由器接收的数量的数据之间的冲突，将推测优先级分配给第一时钟部分中的数据之一，并将推测性优先级数据发送到后续时钟部分中的接收代理。

公开(公告)号：US20180225118A1

公开(公告)日：2018-08-09

申请号：US15943614

申请日：2018-04-02

申请人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

发明人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

摘要： A method and system to provide user-level multithreading are disclosed. The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, wherein the microprocessor includes multiple instruction sequencers.

公开(公告)号：US20130111194A1

公开(公告)日：2013-05-02

申请号：US13722481

申请日：2012-12-20

申请人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Colins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

发明人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Colins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

IPC分类号： G06F9/30

CPC分类号： G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

摘要： A method and system to provide user-level multithreading are disclosed. The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, wherein the microprocessor includes multiple instruction sequencers.

摘要翻译： 公开了提供用户级多线程的方法和系统。 根据本技术的方法包括接收经由指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令。 一个或多个指令指针通过ISA配置; 并且一个或多个碎片与微处理器同时执行，其中微处理器包括多个指令定序器。

公开(公告)号：US20110055837A1

公开(公告)日：2011-03-03

申请号：US12943848

申请日：2010-11-10

申请人： Sanjeev Kumar ,  Christopher J. Hughes ,  Partha Kundu ,  Anthony Nguyen

发明人： Sanjeev Kumar ,  Christopher J. Hughes ,  Partha Kundu ,  Anthony Nguyen

IPC分类号： G06F9/46

CPC分类号： G06F12/0806 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/467 ,  G06F9/528 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0848 ,  G06F2212/60 ,  G06F2212/621

摘要： Embodiments of the invention relate a hybrid hardware and software implementation of transactional memory accesses in a computer system. A processor including a transactional cache and a regular cache is utilized in a computer system that includes a policy manager to select one of a first mode (a hardware mode) or a second mode (a software mode) to implement transactional memory accesses. In the hardware mode the transactional cache is utilized to perform read and write memory operations and in the software mode the regular cache is utilized to perform read and write memory operations.

摘要翻译： 本发明的实施例涉及计算机系统中事务性存储器访问的混合硬件和软件实现。 包括事务高速缓存和常规高速缓存的处理器在包括策略管理器的计算机系统中被利用，该策略管理器选择第一模式（硬件模式）或第二模式（软件模式）之一来实现事务存储器访问。 在硬件模式中，事务缓存用于执行读写存储器操作，并且在软件模式中，常规高速缓存用于执行读写存储器操作。

公开(公告)号：US20060085591A1

公开(公告)日：2006-04-20

申请号：US10956179

申请日：2004-09-30

申请人： Sanjeev Kumar ,  Christopher Hughes ,  Partha Kundu ,  Anthony Nguyen

发明人： Sanjeev Kumar ,  Christopher Hughes ,  Partha Kundu ,  Anthony Nguyen

IPC分类号： G06F13/00

CPC分类号： G06F12/0806 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/467 ,  G06F9/528 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0848 ,  G06F2212/60 ,  G06F2212/621

摘要： Embodiments of the invention relate a hybrid hardware and software implementation of transactional memory accesses in a computer system. A processor including a transactional cache and a regular cache is utilized in a computer system that includes a policy manager to select one of a first mode (a hardware mode) or a second mode (a software mode) to implement transactional memory accesses. In the hardware mode the transactional cache is utilized to perform read and write memory operations and in the software mode the regular cache is utilized to perform read and write memory operations.

摘要翻译： 本发明的实施例涉及计算机系统中事务性存储器访问的混合硬件和软件实现。 包括事务高速缓存和常规高速缓存的处理器在包括策略管理器的计算机系统中被利用，该策略管理器选择第一模式（硬件模式）或第二模式（软件模式）之一来实现事务存储器访问。 在硬件模式中，事务缓存用于执行读写存储器操作，并且在软件模式中，常规高速缓存用于执行读写存储器操作。

公开(公告)号：US20180225117A1

公开(公告)日：2018-08-09

申请号：US15943611

申请日：2018-04-02

申请人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

发明人： Ed Grochowski ,  Hong Wang ,  John P. Shen ,  Perry H. Wang ,  Jamison D. Collins ,  James Held ,  Partha Kundu ,  Raya Leviathan ,  Tin-Fook Ngai

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

摘要： A method and system to provide user-level multithreading are disclosed. The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, wherein the microprocessor includes multiple instruction sequencers.

公开(公告)号：US20140136783A1

公开(公告)日：2014-05-15

申请号：US13843890

申请日：2013-03-15

申请人： Sanjeev KUMAR ,  Christopher J. Hughes ,  Partha Kundu ,  Anthony Nguyen

发明人： Sanjeev KUMAR ,  Christopher J. Hughes ,  Partha Kundu ,  Anthony Nguyen

IPC分类号： G06F12/08 ,  G06F9/46

CPC分类号： G06F12/0806 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/30145 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/467 ,  G06F9/528 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0848 ,  G06F2212/60 ,  G06F2212/621

摘要： Embodiments of the invention relate a hybrid hardware and software implementation of transactional memory accesses in a computer system. A processor including a transactional cache and a regular cache is utilized in a computer system that includes a policy manager to select one of a first mode (a hardware mode) or a second mode (a software mode) to implement transactional memory accesses. In the hardware mode the transactional cache is utilized to perform read and write memory operations and in the software mode the regular cache is utilized to perform read and write memory operations.

摘要翻译： 本发明的实施例涉及计算机系统中事务性存储器访问的混合硬件和软件实现。 包括事务高速缓存和常规高速缓存的处理器在包括策略管理器的计算机系统中被利用，该策略管理器选择第一模式（硬件模式）或第二模式（软件模式）之一来实现事务存储器访问。 在硬件模式中，事务缓存用于执行读写存储器操作，并且在软件模式中，常规高速缓存用于执行读写存储器操作。

公开(公告)号：US08074026B2

公开(公告)日：2011-12-06

申请号：US11432753

申请日：2006-05-10

申请人： Daehyun Kim ,  Christopher J. Hughes ,  Yen-Kuang Chen ,  Partha Kundu

发明人： Daehyun Kim ,  Christopher J. Hughes ,  Yen-Kuang Chen ,  Partha Kundu

IPC分类号： G06F12/00

CPC分类号： G06F12/0806 ,  G06F12/08 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/0817 ,  G06F12/0862 ,  G06F12/0877 ,  G06F12/0891 ,  G06F12/0897 ,  G06F2212/6026 ,  G06F2212/62 ,  G11C7/1072 ,  G11C7/1075 ,  Y02D10/13

摘要： A scatter/gather technique optimizes unstructured streaming memory accesses, providing off-chip bandwidth efficiency by accessing only useful data at a fine granularity, and off-loading memory access overhead by supporting address calculation, data shuffling, and format conversion.

摘要翻译： 分散/收集技术优化非结构化流式存储器访问，通过仅访问精细粒度的有用数据提供片外带宽效率，并通过支持地址计算，数据混洗和格式转换来卸载内存访问开销。

公开(公告)号：US20070266206A1

公开(公告)日：2007-11-15

申请号：US11432753

申请日：2006-05-10

申请人： Daehyun Kim ,  Christopher Hughes ,  Yen-Kuang Chen ,  Partha Kundu

发明人： Daehyun Kim ,  Christopher Hughes ,  Yen-Kuang Chen ,  Partha Kundu

IPC分类号： G06F13/00 ,  G06F12/00

CPC分类号： G06F12/0806 ,  G06F12/08 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/0817 ,  G06F12/0862 ,  G06F12/0877 ,  G06F12/0891 ,  G06F12/0897 ,  G06F2212/6026 ,  G06F2212/62 ,  G11C7/1072 ,  G11C7/1075 ,  Y02D10/13

摘要： A scatter/gather technique optimizes unstructured streaming memory accesses, providing off-chip bandwidth efficiency by accessing only useful data at a fine granularity, and off-loading memory access overhead by supporting address calculation, data shuffling, and format conversion.

摘要翻译： 分散/收集技术优化非结构化流式存储器访问，通过仅访问精细粒度的有用数据来提供片外带宽效率，并通过支持地址计算，数据混洗和格式转换来卸载内存访问开销。