公开(公告)号：US07232774B2

公开(公告)日：2007-06-19

申请号：US10707878

申请日：2004-01-20

申请人： Ashima B. Chakravarti ,  Bruce B. Doris ,  Romany Ghali ,  Oleg G. Gluschenkov ,  Michael A. Gribelyuk ,  Woo-Hyeong Lee ,  Anita Madan

发明人： Ashima B. Chakravarti ,  Bruce B. Doris ,  Romany Ghali ,  Oleg G. Gluschenkov ,  Michael A. Gribelyuk ,  Woo-Hyeong Lee ,  Anita Madan

IPC分类号： H01L21/00

CPC分类号： C23C16/24 ,  C23C16/46 ,  H01L21/28035 ,  H01L21/32055 ,  H01L29/4925

摘要： A method of forming polycrystalline silicon with ultra-small grain sizes employs a differential heating of the upper and lower sides of the substrate of a CVD apparatus, in which the lower side of the substrate receives considerably more power than the upper side, preferable more than 75% of the power; and in which the substrate is maintained during deposition at a temperature more than 50° C. above the 550° C. crystallization temperature of silicon.

摘要翻译： 形成超小晶粒尺寸的多晶硅的方法采用CVD装置的衬底的上侧和下侧的差分加热，其中衬底的下侧比上侧受到明显更多的功率，优选大于 75％的权力; 并且其中在超过550℃的硅结晶温度超过50℃的温度下在沉积期间保持基底。

公开(公告)号：US06838695B2

公开(公告)日：2005-01-04

申请号：US10304163

申请日：2002-11-25

申请人： Bruce B. Doris ,  Ashima B. Chakravarti ,  Kevin K. Chan ,  Daniel A. Uriarte

发明人： Bruce B. Doris ,  Ashima B. Chakravarti ,  Kevin K. Chan ,  Daniel A. Uriarte

IPC分类号： H01L21/28 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/04

CPC分类号： H01L29/4925 ,  H01L21/28044 ,  H01L21/823842

摘要： A semiconductor device structure includes a substrate, a dielectric layer disposed on the substrate, first and second stacks disposed on the dielectric layer. The first stack includes a first silicon layer disposed on the dielectric layer, a silicon germanium layer disposed on the first silicon layer, a second silicon layer disposed on the silicon germanium layer, and a third silicon layer disposed on the second silicon layer. The second stack includes a first silicon layer disposed on the dielectric layer, and a second silicon layer disposed on the first silicon layer. Alternatively, the silicon germanium layer includes Boron.

摘要翻译： 半导体器件结构包括衬底，设置在衬底上的电介质层，设置在电介质层上的第一和第二堆叠。 第一堆叠包括设置在电介质层上的第一硅层，设置在第一硅层上的硅锗层，设置在硅锗层上的第二硅层和设置在第二硅层上的第三硅层。 第二堆叠包括布置在电介质层上的第一硅层和设置在第一硅层上的第二硅层。 或者，硅锗层包括硼。

公开(公告)号：US20080237720A1

公开(公告)日：2008-10-02

申请号：US11863757

申请日：2007-09-28

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

IPC分类号： H01L27/092

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828

摘要： Semiconductor structure formed on a substrate and process of forming the semiconductor. The semiconductor includes a plurality of field effect transistors having a first portion of field effect transistors (FETS) and a second portion of field effect transistors. A first stress layer has a first thickness and is configured to impart a first determined stress to the first portion of the plurality of field effect transistors. A second stress layer has a second thickness and is configured to impart a second determined stress to the second portion of the plurality of field effect transistors.

摘要翻译： 在衬底上形成的半导体结构和形成半导体的工艺。 半导体包括具有场效应晶体管（FETS）的第一部分和场效应晶体管的第二部分的多个场效应晶体管。 第一应力层具有第一厚度并且被配置为向多个场效应晶体管的第一部分施加第一确定的应力。 第二应力层具有第二厚度，并且被配置为将第二确定的应力赋予多个场效应晶体管的第二部分。

公开(公告)号：US07569848B2

公开(公告)日：2009-08-04

申请号：US11362773

申请日：2006-02-28

申请人： Michael P. Belyansky ,  Bruce B. Doris ,  Oleg G. Gluschenkov

发明人： Michael P. Belyansky ,  Bruce B. Doris ,  Oleg G. Gluschenkov

IPC分类号： H01L29/06

CPC分类号： H01L29/0653 ,  H01L29/66636 ,  H01L29/7848

摘要： Compressive or tensile materials are selectively introduced beneath and in alignment with spacer areas and adjacent to channel areas of a semiconductor substrate to enhance or degrade electron and hole mobility in CMOS circuits. A process entails steps of creating dummy spacers, forming a dielectric mandrel (i.e., mask), removing the dummy spacers, etching recesses into the underlying semiconductor substrate, introducing a compressive or tensile material into a portion of each recess, and filling the remainder of each recess with substrate material.

摘要翻译： 压缩或拉伸材料被选择性地引入到间隔区域的下方并且与半导体衬底的通道区域相邻并且与CMOS电路中的电子和空穴迁移率相关联。 一个过程需要创建虚拟间隔物的步骤，形成介质心轴（即掩模），去除虚拟间隔物，将凹槽蚀刻到下面的半导体衬底中，将压缩或拉伸材料引入每个凹部的一部分中， 每个凹槽与基底材料。

公开(公告)号：US07285826B2

公开(公告)日：2007-10-23

申请号：US11244291

申请日：2005-10-06

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

IPC分类号： H01L27/01 ,  H01L27/12 ,  H01L31/0392 ,  H01L29/76

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828

摘要： Semiconductor structure formed on a substrate and process of forming the semiconductor. The semiconductor includes a plurality of field effect transistors having a first portion of field effect transistors (FETS) and a second portion of field effect transistors. A first stress layer has a first thickness and is configured to impart a first determined stress to the first portion of the plurality of field effect transistors. A second stress layer has a second thickness and is configured to impart a second determined stress to the second portion of the plurality of field effect transistors.

摘要翻译： 在衬底上形成的半导体结构和形成半导体的工艺。 半导体包括具有场效应晶体管（FETS）的第一部分和场效应晶体管的第二部分的多个场效应晶体管。 第一应力层具有第一厚度并且被配置为向多个场效应晶体管的第一部分施加第一确定的应力。 第二应力层具有第二厚度，并且被配置为将第二确定的应力赋予多个场效应晶体管的第二部分。

公开(公告)号：US07205207B2

公开(公告)日：2007-04-17

申请号：US11060784

申请日：2005-02-18

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov

IPC分类号： H01L21/76

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7846

摘要： A semiconductor device and method of manufacture provide an n-channel field effect transistor (nFET) having a shallow trench isolation with overhangs that overhang Si—SiO2 interfaces in a direction parallel to the direction of current flow and in a direction transverse to current flow. The device and method also provide a p-channel field effect transistor (pFET) having a shallow trench isolation with an overhang that overhangs Si—SiO2 interfaces in a direction transverse to current flow. However, the shallow trench isolation for the pFET is devoid of overhangs, in the direction parallel to the direction of current flow.

摘要翻译： 一种半导体器件和制造方法提供一种具有浅沟槽隔离的n沟道场效应晶体管（nFET），其具有在与电流流动方向平行的方向上突出Si-SiO 2界面; 在横向于电流的方向上。 器件和方法还提供具有浅沟槽隔离的p沟道场效应晶体管（pFET），其具有在横向于电流的方向上突出Si-SiO 2界面的突出端。 然而，pFET的浅沟槽隔离在平行于电流方向的方向上没有突出端。

公开(公告)号：US08013392B2

公开(公告)日：2011-09-06

申请号：US11863757

申请日：2007-09-28

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

IPC分类号： H01L27/01

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828

摘要： Semiconductor structure formed on a substrate and process of forming the semiconductor. The semiconductor includes a plurality of field effect transistors having a first portion of field effect transistors (FETS) and a second portion of field effect transistors. A first stress layer has a first thickness and is configured to impart a first determined stress to the first portion of the plurality of field effect transistors. A second stress layer has a second thickness and is configured to impart a second determined stress to the second portion of the plurality of field effect transistors.

摘要翻译： 在衬底上形成的半导体结构和形成半导体的工艺。 半导体包括具有场效应晶体管（FETS）的第一部分和场效应晶体管的第二部分的多个场效应晶体管。 第一应力层具有第一厚度并且被配置为向多个场效应晶体管的第一部分施加第一确定的应力。 第二应力层具有第二厚度，并且被配置为将第二确定的应力赋予多个场效应晶体管的第二部分。

公开(公告)号：US07119403B2

公开(公告)日：2006-10-10

申请号：US10605672

申请日：2003-10-16

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov

IPC分类号： H01L29/76

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7846

摘要： A semiconductor device and method of manufacture provide an n-channel field effect transistor (nFET) having a shallow trench isolation with overhangs that overhang Si—SiO2 interfaces in a direction parallel to the direction of current flow and in a direction transverse to current flow. The device and method also provide a p-channel field effect transistor (pFET) having a shallow trench isolation with an overhang that overhangs Si—SiO2 interfaces in a direction transverse to current flow. However, the shallow trench isolation for the pFET is devoid of overhangs, in the direction parallel to the direction of current flow.

摘要翻译： 一种半导体器件和制造方法提供一种具有浅沟槽隔离的n沟道场效应晶体管（nFET），其具有在与电流流动方向平行的方向上突出Si-SiO 2界面; 在横向于电流的方向上。 器件和方法还提供具有浅沟槽隔离的p沟道场效应晶体管（pFET），其具有在横向于电流的方向上突出Si-SiO 2界面的突出端。 然而，pFET的浅沟槽隔离在平行于电流方向的方向上没有突出端。

公开(公告)号：US07015082B2

公开(公告)日：2006-03-21

申请号：US10701526

申请日：2003-11-06

申请人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

发明人： Bruce B. Doris ,  Oleg G. Gluschenkov ,  Huilong Zhu

IPC分类号： H01L21/00 ,  H01L21/84 ,  H01L21/336 ,  H01L21/8237 ,  H01L27/01 ,  H01L29/76

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828

摘要： A semiconductor device has selectively applied thin tensile films and thin compressive films, as well as thick tensile films and thick compressive films, to enhance electron and hole mobility in CMOS circuits. Fabrication entails steps of applying each film, and selectively removing each applied film from areas that would not experience performance benefit from the applied stressed film.

摘要翻译： 半导体器件已经选择性地施加薄的拉伸膜和薄的压缩膜，以及厚的拉伸膜和厚的压缩膜，以增强CMOS电路中的电子和空穴迁移率。 制造需要施加每个膜的步骤，并且从施加的应力膜不会经历性能的区域中选择性地去除每个施加的膜。

公开(公告)号：US20100041221A1

公开(公告)日：2010-02-18

申请号：US12541562

申请日：2009-08-14

申请人： John C. Arnold ,  Glenn A. Biery ,  Alessandro C. Callegari ,  Tze-Chiang Chen ,  Michael P. Chudzik ,  Bruce B. Doris ,  Michael A. Gribelyuk ,  Young-Hee Kim ,  Barry P. Linder ,  Vijay Narayanan ,  Joseph S. Newbury ,  Vamsi K. Paruchuri ,  Michelle L. Steen

发明人： John C. Arnold ,  Glenn A. Biery ,  Alessandro C. Callegari ,  Tze-Chiang Chen ,  Michael P. Chudzik ,  Bruce B. Doris ,  Michael A. Gribelyuk ,  Young-Hee Kim ,  Barry P. Linder ,  Vijay Narayanan ,  Joseph S. Newbury ,  Vamsi K. Paruchuri ,  Michelle L. Steen

IPC分类号： H01L21/28

CPC分类号： H01L21/823857 ,  H01L21/823842

摘要： The present invention relates to complementary metal-oxide-semiconductor (CMOS) circuits that each contains at least a first and a second gate stacks. The first gate stack is located over a first device region (e.g., an n-FET device region) in a semiconductor substrate and comprises at least, from bottom to top, a gate dielectric layer, a metallic gate conductor, and a silicon-containing gate conductor. The second gate stack is located over a second device region (e.g., a p-FET device region) in the semiconductor substrate and comprises at least, from bottom to top, a gate dielectric layer and a silicon-containing gate conductor. The first and second gate stacks can be formed over the semiconductor substrate in an integrated manner by various methods of the present invention.

摘要翻译： 本发明涉及互补金属氧化物半导体（CMOS）电路，其各自包含至少第一和第二栅极堆叠。 第一栅极堆叠位于半导体衬底中的第一器件区域（例如，n-FET器件区域）上，并且至少从底部至顶部包括栅极介电层，金属栅极导体和含硅的 门导体。 第二栅极堆叠位于半导体衬底中的第二器件区域（例如，p-FET器件区域）上，并且至少包括从栅极电介质层和含硅栅极导体的底部到顶部。 可以通过本发明的各种方法以集成的方式在半导体衬底上形成第一和第二栅极叠层。