公开(公告)号：US07363411B2

公开(公告)日：2008-04-22

申请号：US10680615

申请日：2003-10-06

申请人： Grant H. Kobayashi ,  Barnes Cooper

发明人： Grant H. Kobayashi ,  Barnes Cooper

IPC分类号： G06F13/24

CPC分类号： G06F12/0284 ,  G06F9/5016 ,  G06F15/16

摘要： A method and apparatus for optimization of multiprocessor synchronization and allocation of system management memory space is herein described. When a system management interrupt (SMI) is received, a first processor checks the state of a second processor, which may be done by checking a storage medium storing values representative of the second processor's state. The first processor handles the SMI or waits for the second processor dependent on the state of the second processor. Furthermore, system management memory is allocated where a first system management memory space assigned to a first processor overlaps a second system management memory space assigned to a second processor, leaving first and second non-overlapping region.

摘要翻译： 这里描述了用于优化多处理器同步和分配系统管理存储器空间的方法和装置。 当接收到系统管理中断（SMI）时，第一处理器检查第二处理器的状态，其可以通过检查存储表示第二处理器状态的值的存储介质来完成。 第一个处理器处理SMI或等待第二个处理器取决于第二个处理器的状态。 此外，分配给第一处理器的第一系统管理存储器空间与分配给第二处理器的第二系统管理存储器空间重叠的系统管理存储器被分配，留下第一和第二非重叠区域。

公开(公告)号：US07219241B2

公开(公告)日：2007-05-15

申请号：US10307146

申请日：2002-11-30

申请人： Barnes Cooper ,  Grant H. Kobayashi

发明人： Barnes Cooper ,  Grant H. Kobayashi

IPC分类号： G06F1/26

CPC分类号： G06F1/324 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/45533 ,  Y02D10/126 ,  Y02D10/24

摘要： A power management technique uses system management interrupt (SMI) to manage performance states of logical processors in a physical processor. Each logical processor is associated with a virtual performance state and an actual performance state. A request to retrieve or to change the virtual performance state causes the SMI to be generated. The virtual performance state is a state known to an operating system (OS). The actual performance state is a state that the logical processor is operating at.

摘要翻译： 电源管理技术使用系统管理中断（SMI）来管理物理处理器中的逻辑处理器的性能状态。 每个逻辑处理器与虚拟性能状态和实际性能状态相关联。 检索或更改虚拟性能状态的请求将导致生成SMI。 虚拟性能状态是操作系统（OS）已知的状态。 实际的性能状态是逻辑处理器正在运行的状态。

公开(公告)号：US07152169B2

公开(公告)日：2006-12-19

申请号：US10307158

申请日：2002-11-29

申请人： Barnes Cooper ,  Grant H. Kobayashi

发明人： Barnes Cooper ,  Grant H. Kobayashi

IPC分类号： G06F1/32

CPC分类号： G06F1/3228

摘要： A power management technique uses system management interrupt (SMI) to manage states of a processor that includes multiple logical processors. When the SMI is generated, the states of logical processors are verified. When all of the logical processors are idle, the physical processor is placed in a low power state.

摘要翻译： 电源管理技术使用系统管理中断（SMI）来管理包括多个逻辑处理器的处理器的状态。 当生成SMI时，验证逻辑处理器的状态。 当所有逻辑处理器都处于空闲状态时，物理处理器处于低功耗状态。

公开(公告)号：US07493435B2

公开(公告)日：2009-02-17

申请号：US10681446

申请日：2003-10-06

申请人： Grant H. Kobayashi ,  Barnes Cooper

发明人： Grant H. Kobayashi ,  Barnes Cooper

IPC分类号： G06F13/24

CPC分类号： G06F9/4812 ,  G06F9/4401

摘要： A method and apparatus for efficient memory allocation and system management interrupt (SMI) handling is herein described. Upon waking a second processor in a multiple processor system, one may use a single SMI to initialize each processor, may use the location of a single default SMI handler as a wake-up vector to the second processor, and may patch an instruction pointer to a non-aligned address during the handling of the SMI with the second processor to forgo the traditional extra aligned memory allocation. In addition, one may use unified handler code to handle software generated SMIs on both the first and second processors and may use exit SMM directly after handling a hardware SMI to save execution time.

摘要翻译： 这里描述了用于高效存储器分配和系统管理中断（SMI）处理的方法和装置。 当在多处理器系统中唤醒第二处理器时，可以使用单个SMI来初始化每个处理器，可以将单个默认SMI处理器的位置用作到第二处理器的唤醒向量，并且可以将指令指针 在处理SMI期间使用第二处理器来放弃传统的额外对齐的存储器分配的非对齐地址。 此外，可以使用统一的处理程序代码来处理第一和第二处理器上的软件生成的SMI，并且可以在处理硬件SMI之后直接使用退出SMM来节省执行时间。

公开(公告)号：US20150169036A1

公开(公告)日：2015-06-18

申请号：US14109388

申请日：2013-12-17

申请人： Inder M. Sodhi ,  Barnes Cooper ,  Paul S. Diefenbaugh ,  Faraz A. Siddiqi ,  Michael Calyer ,  Andrew D. Henroid ,  Ruchika Singh

发明人： Inder M. Sodhi ,  Barnes Cooper ,  Paul S. Diefenbaugh ,  Faraz A. Siddiqi ,  Michael Calyer ,  Andrew D. Henroid ,  Ruchika Singh

IPC分类号： G06F1/32 ,  G06F9/48

CPC分类号： G06F1/3243 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/4893 ,  Y02D10/171 ,  Y02D10/24 ,  Y02D50/20

摘要： In an embodiment, a processor includes a plurality of cores to independently execute instructions, at least one graphics engine to independently execute graphics instructions, and a power controller including an alignment logic to cause at least one workload to be executed on a first core to be rescheduled to a different time to enable the plurality of cores to be active during an active time window and to be in a low power state during an idle time window. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个核以独立地执行指令，至少一个图形引擎来独立地执行图形指令;以及功率控制器，其包括对准逻辑，以使至少一个工作负载在第一个核上被执行为 重新安排到不同的时间，以使得多个核心在活动时间窗口期间是活动的，并且在空闲时间窗口期间处于低功率状态。 描述和要求保护其他实施例。

公开(公告)号：US08631257B2

公开(公告)日：2014-01-14

申请号：US13445809

申请日：2012-04-12

申请人： Jaya L. Jeyaseelan ,  Neil Songer ,  Barnes Cooper ,  Paul S. Diefenbaugh

发明人： Jaya L. Jeyaseelan ,  Neil Songer ,  Barnes Cooper ,  Paul S. Diefenbaugh

IPC分类号： G06F1/16

CPC分类号： G06F1/3203

摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.

摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。

公开(公告)号：US08332675B2

公开(公告)日：2012-12-11

申请号：US13213353

申请日：2011-08-19

申请人： Seh W. Kwa ,  Robert Gough ,  Neil Songer ,  Jaya L. Jeyaseelan ,  Barnes Cooper ,  Nilesh V. Shah

发明人： Seh W. Kwa ,  Robert Gough ,  Neil Songer ,  Jaya L. Jeyaseelan ,  Barnes Cooper ,  Nilesh V. Shah

IPC分类号： G06F1/32 ,  G06F1/00 ,  G06F13/36

CPC分类号： G06F1/3203 ,  G06F1/3246 ,  G06F1/329 ,  Y02D10/24

摘要： In some embodiments, an electronic apparatus comprises at least one processor, a plurality of components, and a policy engine comprising logic to receive latency data from one or more components in the electronic device, compute a minimum latency tolerance value from the latency data, and determine a power management policy from the minimum latency tolerance value.

摘要翻译： 在一些实施例中，电子设备包括至少一个处理器，多个组件以及包括用于从电子设备中的一个或多个组件接收等待时间数据的逻辑的策略引擎，从等待时间数据计算最小等待时间容差值，以及 从最小延迟容限值确定电源管理策略。

公开(公告)号：US20120198248A1

公开(公告)日：2012-08-02

申请号：US13445809

申请日：2012-04-12

申请人： Jaya L. Jeyaseelan ,  Neil Songer ,  Barnes Cooper ,  Paul S. Diefenbaugh

发明人： Jaya L. Jeyaseelan ,  Neil Songer ,  Barnes Cooper ,  Paul S. Diefenbaugh

IPC分类号： G06F1/00

CPC分类号： G06F1/3203

摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.

摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。

公开(公告)号：US20100205464A1

公开(公告)日：2010-08-12

申请号：US12651435

申请日：2009-12-31

申请人： Efraim Rotem ,  Jim G. Hermerding ,  Eric Distefano ,  Barnes Cooper

发明人： Efraim Rotem ,  Jim G. Hermerding ,  Eric Distefano ,  Barnes Cooper

IPC分类号： G06F1/00

CPC分类号： G06F1/206 ,  G06F11/3024 ,  G06F11/3058

摘要： For one disclosed embodiment, a plurality of processor cores may be on a semiconductor die. The processor cores may have at least one corresponding temperature sensor. Circuitry on the semiconductor die may generate thermal event indications based on sensed temperatures from multiple temperature sensors of multiple processor cores. A thermal event indication may indicate that a sensed temperature exceeds a temperature point. Central management logic on the semiconductor die may receive thermal event indications based on sensed temperatures from multiple temperature sensors of multiple processor cores. The central management logic may modify operation of one or more of the processor cores in response to a thermal event indication. Other embodiments are also disclosed.

摘要翻译： 对于一个公开的实施例，多个处理器核可以在半导体管芯上。 处理器核可以具有至少一个对应的温度传感器。 基于多个处理器核心的多个温度传感器的感测温度，半导体管芯上的电路可产生热事件指示。 热事件指示可以指示感测的温度超过温度点。 基于多个处理器核心的多个温度传感器的感测温度，半导体管芯上的中央管理逻辑可以接收热事件指示。 中央管理逻辑可以响应于热事件指示来修改一个或多个处理器核的操作。 还公开了其他实施例。

公开(公告)号：US07606962B2

公开(公告)日：2009-10-20

申请号：US11975841

申请日：2007-10-22

申请人： Robert Gough ,  Barnes Cooper

发明人： Robert Gough ,  Barnes Cooper

IPC分类号： G06F13/20 ,  G06F12/14

CPC分类号： G06F1/3203 ,  G06F1/3253 ,  Y02D10/151 ,  Y02D50/20

摘要： In some embodiments, a system comprises a host system comprising an industry standard interface, a peripheral device coupled to the host device via the industry standard interface, and logic in the host system to confirm that the host device supports an enhanced feature, identify at least one pin on the industry standard interface on which the enhanced feature may be implemented, enable support for the enhanced feature on the at least one pin, and route communication traffic associated with the enhanced feature to the at least one pin. Other embodiments may be described.

摘要翻译： 在一些实施例中，系统包括主机系统，其包括工业标准接口，经由工业标准接口耦合到主机设备的外围设备以及主机系统中的逻辑，以确认主机设备支持增强特征，至少识别 可以在其上实现增强特征的工业标准接口上的一个引脚，使得能够支持至少一个引脚上的增强特征，并将与增强特征相关联的通信流量路由到至少一个引脚。 可以描述其他实施例。