公开(公告)号：US20050152103A1

公开(公告)日：2005-07-14

申请号：US11031662

申请日：2005-01-07

申请人： Chih-Kang Peng ,  Hsin Kuan ,  Jung-Hsing Peng

发明人： Chih-Kang Peng ,  Hsin Kuan ,  Jung-Hsing Peng

IPC分类号： F16M11/00 ,  F16M13/02 ,  G06F1/16 ,  H04N5/64

CPC分类号： F16M11/22 ,  F16M13/02 ,  F16M2200/08 ,  G06F1/1601 ,  G06F2200/1612 ,  H04N5/64 ,  Y10S248/917 ,  Y10S248/919

摘要： A flat-panel display including a body, a base detachably connected with the body, and a metal plate detachably connected with the base is provided in the present invention. When the body is at a first use-state, the metal plate is affixed to the base and supports the body. When the body is at a second use-state, the metal plate is separated from the base and connected with the body to make the body capable of being hung on a wall. Besides, the metal plate also can reduce the electromagnetic interference effectively.

摘要翻译： 在本发明中，提供一种平板显示器，包括主体，可拆卸地与主体连接的基座以及与基座可拆卸地连接的金属板。 当身体处于第一使用状态时，金属板固定在基座上并支撑身体。 当身体处于第二使用状态时，金属板与基座分离并与身体相连，以使身体能够挂在墙上。 此外，金属板也可以有效降低电磁干扰。

公开(公告)号：US20060113627A1

公开(公告)日：2006-06-01

申请号：US10999508

申请日：2004-11-29

申请人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Chang

发明人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Chang

IPC分类号： H01L29/00

CPC分类号： H01L29/7835 ,  H01L21/76829 ,  H01L21/76832 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

摘要： A high-voltage transistor device with an interlayer dielectric (ILD) etch stop layer for use in a subsequent contact hole process is provided. The etch stop layer is a high-resistivity film having a resistivity greater than 10 ohm-cm, thus leakage is prevented and breakdown voltage is improved when driving a high voltage greater than 5V at the gate site. A method for fabricating the high-voltage device is compatible with current low-voltage device processes and middle-voltage device processes.

摘要翻译： 提供了一种用于后续接触孔工艺的具有层间电介质（ILD）蚀刻停止层的高压晶体管器件。 蚀刻停止层是具有大于10欧姆 - 厘米电阻率的高电阻率薄膜，因此在栅极处驱动大于5V的高电压时，可以防止泄漏并提高击穿电压。 制造高压器件的方法与当前的低压器件工艺和中压器件工艺兼容。

公开(公告)号：US08041451B2

公开(公告)日：2011-10-18

申请号：US12427154

申请日：2009-04-21

申请人： Sunny Wu ,  Chih-Sheng Shih ,  Andy Tsen ,  Jo Fei Wang ,  Jong-I Mou ,  Hsin Kuan

发明人： Sunny Wu ,  Chih-Sheng Shih ,  Andy Tsen ,  Jo Fei Wang ,  Jong-I Mou ,  Hsin Kuan

IPC分类号： G06F7/00 ,  G06F19/00 ,  G06F17/00 ,  G06Q10/00

CPC分类号： G05B19/41865 ,  G05B2219/32097 ,  G05B2219/32256 ,  G05B2219/32324 ,  G05B2219/45031 ,  G06Q10/087 ,  Y02P90/14 ,  Y02P90/20

摘要： A method for providing bin-based control when manufacturing integrated circuit devices is disclosed. The method comprises performing a plurality of processes on a plurality of wafer lots; determining a required bin quantity, an actual bin quantity, and a projected bin quantity; comparing the determined required bin quantity with the determined actual bin quantity and determined projected bin quantity; and modifying at least one of the plurality of processes on the plurality of wafer lots if the determined actual bin quantity and determined projected bin quantity fail to satisfy the determined required bin quantity.

摘要翻译： 公开了一种在制造集成电路器件时提供基于bin的控制的方法。 该方法包括在多个晶片批次上执行多个处理; 确定所需的仓数量，实际箱数量和投影箱数量; 将确定的所需仓量与确定的实际箱数量和确定的预计仓量进行比较; 以及如果所确定的实际仓量和确定的投影箱数量不能满足所确定的所需仓量，则修改多个晶片批次上的多个处理中的至少一个。

公开(公告)号：US20100268367A1

公开(公告)日：2010-10-21

申请号：US12427154

申请日：2009-04-21

申请人： Sunny Wu ,  Chih-Sheng Shih ,  Andy Tsen ,  Jo Fei Wang ,  Jong-I Mou ,  Hsin Kuan

发明人： Sunny Wu ,  Chih-Sheng Shih ,  Andy Tsen ,  Jo Fei Wang ,  Jong-I Mou ,  Hsin Kuan

IPC分类号： G06F17/00

CPC分类号： G05B19/41865 ,  G05B2219/32097 ,  G05B2219/32256 ,  G05B2219/32324 ,  G05B2219/45031 ,  G06Q10/087 ,  Y02P90/14 ,  Y02P90/20

摘要： A method for providing bin-based control when manufacturing integrated circuit devices is disclosed. The method comprises performing a plurality of processes on a plurality of wafer lots; determining a required bin quantity, an actual bin quantity, and a projected bin quantity; comparing the determined required bin quantity with the determined actual bin quantity and determined projected bin quantity; and modifying at least one of the plurality of processes on the plurality of wafer lots if the determined actual bin quantity and determined projected bin quantity fail to satisfy the determined required bin quantity.

摘要翻译： 公开了一种在制造集成电路器件时提供基于bin的控制的方法。 该方法包括在多个晶片批次上执行多个处理; 确定所需的仓数量，实际箱数量和投影箱数量; 将确定的所需仓量与确定的实际箱数量和确定的预计仓量进行比较; 以及如果所确定的实际仓量和确定的投影箱数量不能满足所确定的所需仓量，则修改多个晶片批次上的多个处理中的至少一个。

公开(公告)号：US07301185B2

公开(公告)日：2007-11-27

申请号：US10999508

申请日：2004-11-29

申请人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Xiu Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Cheng

发明人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Xiu Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Cheng

IPC分类号： H01L27/148 ,  H01L29/80 ,  H01L21/824

CPC分类号： H01L29/7835 ,  H01L21/76829 ,  H01L21/76832 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

摘要： A high-voltage transistor device with an interlayer dielectric (ILD) etch stop layer for use in a subsequent contact hole process is provided. The etch stop layer is a high-resistivity film having a resistivity greater than 10 ohm-cm, thus leakage is prevented and breakdown voltage is improved when driving a high voltage greater than 5V at the gate site. A method for fabricating the high-voltage device is compatible with current low-voltage device processes and middle-voltage device processes.

摘要翻译： 提供了一种用于后续接触孔工艺的具有层间电介质（ILD）蚀刻停止层的高压晶体管器件。 蚀刻停止层是具有大于10欧姆 - 厘米电阻率的高电阻率薄膜，因此在栅极处驱动大于5V的高电压时，可以防止泄漏并提高击穿电压。 制造高压器件的方法与当前的低压器件工艺和中压器件工艺兼容。