公开(公告)号：US5700707A

公开(公告)日：1997-12-23

申请号：US663579

申请日：1996-06-13

申请人： Hsiao-Lun Bob Lee

发明人： Hsiao-Lun Bob Lee

IPC分类号： H01L21/8244 ,  H01L27/11 ,  H01L21/824

CPC分类号： H01L27/11 ,  Y10S148/02

摘要： An SRAM transistor cell on a doped semiconductor substrate comprises two access FET transistors and two storage FET transistors. A first load capacitor has a plate connected to a first node with the other plate connected to the power supply. A second load capacitor has a plate connected to the second node with the other plate connected to the power supply, a bit line and a bit line bar. The first storage transistor drain connects to the first node. The second storage transistor drain connects to the second node. The storage transistors have interconnected sources. The first node connects via a first interconnection line to the second transistor gate. The second node connects via a second interconnection line to the first transistor gate. First and second access transistor gates connect to a wordline. The first access transistor drain connects to the first node. The second access transistor drain connects to the second node. The first access transistor source connects to the bit line. The second access transistor source connects to the bit line bar.

摘要翻译： 掺杂的半导体衬底上的SRAM晶体管单元包括两个存取FET晶体管和两个存储FET晶体管。 第一负载电容器具有连接至第一节点与连接到电源另一板的板。 第二负载电容器具有连接到所述第二节点与连接到电源，位线和位线条另一个板的板。 第一个存储晶体管漏极连接到第一个节点。 第二存储晶体管漏极连接到第二节点。 存储晶体管具有互连的源。 第一节点经由第一互连线连接到第二晶体管栅极。 第二节点通过第二互连线连接到第一晶体管栅极。 第一和第二存取晶体管栅极连接到字线。 第一存取晶体管漏极连接到第一节点。 第二存取晶体管漏极连接到第二节点。 第一个存取晶体管源连接到位线。 第二存取晶体管源连接到位线条。

公开(公告)号：US07301185B2

公开(公告)日：2007-11-27

申请号：US10999508

申请日：2004-11-29

申请人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Xiu Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Cheng

发明人： Chung-I Chen ,  Hsin Kuan ,  Zhi-Cheng Chen ,  Rann-Shyan Yeh ,  Chi-Hsuen Chang ,  Jun Xiu Liu ,  Tzu-Chiang Sung ,  Chia-Wei Liu ,  Jieh-Ting Cheng

IPC分类号： H01L27/148 ,  H01L29/80 ,  H01L21/824

CPC分类号： H01L29/7835 ,  H01L21/76829 ,  H01L21/76832 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

摘要： A high-voltage transistor device with an interlayer dielectric (ILD) etch stop layer for use in a subsequent contact hole process is provided. The etch stop layer is a high-resistivity film having a resistivity greater than 10 ohm-cm, thus leakage is prevented and breakdown voltage is improved when driving a high voltage greater than 5V at the gate site. A method for fabricating the high-voltage device is compatible with current low-voltage device processes and middle-voltage device processes.

摘要翻译： 提供了一种用于后续接触孔工艺的具有层间电介质（ILD）蚀刻停止层的高压晶体管器件。 蚀刻停止层是具有大于10欧姆 - 厘米电阻率的高电阻率薄膜，因此在栅极处驱动大于5V的高电压时，可以防止泄漏并提高击穿电压。 制造高压器件的方法与当前的低压器件工艺和中压器件工艺兼容。

公开(公告)号：US07186582B2

公开(公告)日：2007-03-06

申请号：US11124340

申请日：2005-05-06

申请人： Michael A. Todd

发明人： Michael A. Todd

IPC分类号： H01L21/00 ,  H01L21/824 ,  H01L21/822 ,  B05O5/12 ,  C23C18/00

CPC分类号： C23C16/0272 ,  B82Y10/00 ,  B82Y30/00 ,  C23C16/22 ,  C23C16/24 ,  C23C16/30 ,  C23C16/308 ,  C23C16/325 ,  C23C16/345 ,  C23C16/36 ,  C23C16/56 ,  C30B25/02 ,  C30B29/06 ,  H01L21/02422 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02592 ,  H01L21/02595 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/2257 ,  H01L21/28035 ,  H01L21/28044 ,  H01L21/28194 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/3185 ,  H01L21/32055 ,  H01L28/84 ,  H01L29/127 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66181 ,  H01L29/66242 ,  H01L31/1804 ,  H01L31/182 ,  H01L31/202 ,  Y02E10/546 ,  Y02E10/547 ,  Y02P70/521 ,  Y10S438/933

摘要： Chemical vapor deposition processes utilize higher order silanes and germanium precursors as chemical precursors. The processes have high deposition rates yet produce more uniform films, both compositionally and in thickness, than films prepared using conventional chemical precursors. In preferred embodiments, trisilane is employed to deposit SiGe-containing films that are useful in the semiconductor industry in various applications such as transistor gate electrodes.

摘要翻译： 化学气相沉积工艺利用高阶硅烷和锗前体作为化学前体。 这些方法具有高的沉积速率，但是与使用常规化学前体制备的膜相比，在组成和厚度方面产生更均匀的膜。 在优选的实施方案中，使用丙硅烷沉积在诸如晶体管栅电极的各种应用中可用于半导体工业中的含SiGe的膜。