公开(公告)号：US20140015107A1

公开(公告)日：2014-01-16

申请号：US13547333

申请日：2012-07-12

申请人： Ching-Kun Chen ,  Chun-Fu Chen ,  Chin-Ta Su

发明人： Ching-Kun Chen ,  Chun-Fu Chen ,  Chin-Ta Su

IPC分类号： B24B49/14 ,  H01L29/06 ,  H01L21/306 ,  B24B49/02 ,  B24D3/00

CPC分类号： B24B37/015 ,  H01L21/3212 ,  H01L22/12 ,  H01L22/26

摘要： Closed loop control may be used to improve uniformity of within wafer uniformity using chemical mechanical planarization. For example, closed loop control may be used to determine a control profile for a chemical mechanical planarization process to more uniformly and consistently achieve the desired extent of variation of within wafer uniformity of a semiconductor wafer.

摘要翻译： 可以使用闭环控制来提高使用化学机械平面化的晶片均匀性的均匀性。 例如，可以使用闭环控制来确定用于化学机械平面化工艺的控制曲线，以更均匀且一致地实现半导体晶片的晶圆内均匀度期望的变化范围。

公开(公告)号：US20130241075A1

公开(公告)日：2013-09-19

申请号：US13418920

申请日：2012-03-13

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L21/306 ,  H01L29/30 ,  B24B49/00

CPC分类号： B24B37/013 ,  H01L21/3212 ,  H01L21/7684 ,  H01L22/12 ,  H01L22/20

摘要： Closed loop control may be used to improve uniformity of contact or via critical dimension using chemical mechanical planarization. For example, real-time closed loop control may be used to adjust oxide buffing or over-polishing time in a chemical mechanical planarization process to more uniformly and consistently achieve a target critical dimension of a semiconductor wafer.

摘要翻译： 闭环控制可用于通过化学机械平面化改善接触的均匀性或通过临界尺寸。 例如，实时闭环控制可用于在化学机械平面化工艺中调节氧化物抛光或过抛光时间，以更均匀且一致地实现半导体晶片的目标临界尺寸。

公开(公告)号：US08047899B2

公开(公告)日：2011-11-01

申请号：US11878654

申请日：2007-07-26

申请人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

发明人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

IPC分类号： B24B7/22 ,  B24D3/34

CPC分类号： B24B37/24 ,  B24D3/346

摘要： A method for chemical-mechanical polishing two adjacent structures of a semiconductor device is provided. The method for mechanical polishing comprising: (a) providing a semiconductor device comprising a recess formed in a surface thereof, a first layer formed over the surface, and a second layer filled with the recess and formed on the first layer; and (b) substantially polishing the first and second layer with a pad and a substantially inhibitor-free slurry, wherein the pad comprising a corrosion inhibitor of the second layer.

摘要翻译： 提供了半导体器件的两个相邻结构的化学机械抛光方法。 一种用于机械抛光的方法，包括：（a）提供半导体器件，其包括在其表面形成的凹部，形成在所述表面上的第一层，以及填充有所述凹部并形成在所述第一层上的第二层; 和（b）用垫和基本上无抑制剂的浆料基本上抛光第一层和第二层，其中该垫包括第二层的腐蚀抑制剂。

公开(公告)号：US20110275216A1

公开(公告)日：2011-11-10

申请号：US12773372

申请日：2010-05-04

申请人： Chun Fu Chen ,  Yung Tai Hung ,  Chin-Ta Su ,  Ta-Hung Yang

发明人： Chun Fu Chen ,  Yung Tai Hung ,  Chin-Ta Su ,  Ta-Hung Yang

IPC分类号： H01L21/463 ,  H01L21/465

CPC分类号： H01L21/7684 ,  B24B37/044 ,  B24B37/245 ,  H01L21/3212

摘要： A chemical mechanical polishing method includes employing a topologically selective slurry or an abrasive trapped or abrasive mounted pad in an initial polishing operation to provide a substantially planar topology of a polysilicon layer of a semiconductor wafer, and performing a second polishing operation to remove a portion of the polysilicon layer to expose discrete elements of the semiconductor wafer.

摘要翻译： 化学机械抛光方法包括在初始抛光操作中采用拓扑选择性浆料或磨料捕集或研磨安装的焊盘以提供半导体晶片的多晶硅层的基本上平面的拓扑结构，并且执行第二抛光操作以去除部分 多晶硅层以暴露半导体晶片的分立元件。

公开(公告)号：US20090029551A1

公开(公告)日：2009-01-29

申请号：US11878654

申请日：2007-07-26

申请人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

发明人： Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

IPC分类号： H01L21/461 ,  C09K13/00

CPC分类号： B24B37/24 ,  B24D3/346

摘要： A method for chemical-mechanical polishing two adjacent structures of a semiconductor device is provided. The method for mechanical polishing comprising: (a) providing a semiconductor device comprising a recess formed in a surface thereof, a first layer formed over the surface, and a second layer filled with the recess and formed on the first layer; and (b) substantially polishing the first and second layer with a pad and a substantially inhibitor-free slurry, wherein the pad comprising a corrosion inhibitor of the second layer.

摘要翻译： 提供了半导体器件的两个相邻结构的化学机械抛光方法。 一种用于机械抛光的方法，包括：（a）提供半导体器件，其包括在其表面形成的凹部，形成在所述表面上的第一层，以及填充有所述凹部并形成在所述第一层上的第二层; 和（b）用垫和基本上无抑制剂的浆料基本上抛光第一层和第二层，其中该垫包括第二层的腐蚀抑制剂。

公开(公告)号：US08445982B2

公开(公告)日：2013-05-21

申请号：US13156933

申请日：2011-06-09

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L21/76

CPC分类号： H01L21/76232

摘要： A polysilicon structure and method of forming the polysilicon structure are disclosed, where the method includes a two-step deposition and planarization process. The disclosed process reduces the likelihood of defects such as voids, particularly where polysilicon is deposited in a trench having a high aspect ratio. A first polysilicon structure is deposited that includes a trench liner portion and a first upper portion. The trench liner portion only partially fills the trench, while the first upper portion extends over the adjacent field isolation structures. Next, at least a portion of the first upper portion of the first polysilicon structure is removed. A second polysilicon structure is then deposited that includes a trench plug portion and a second upper portion. The trench is filled by the plug portion, while the second upper portion extends over the adjacent field isolation structures. The second upper portion is then removed.

摘要翻译： 公开了多晶硅结构和形成多晶硅结构的方法，其中该方法包括两步沉积和平坦化处理。 所公开的方法降低诸如空隙的缺陷的可能性，特别是在具有高纵横比的沟槽中沉积多晶硅时。 沉积包括沟槽衬垫部分和第一上部部分的第一多晶硅结构。 沟槽衬垫部分仅部分地填充沟槽，而第一上部部分在相邻的隔离结构上延伸。 接下来，去除第一多晶硅结构的第一上部的至少一部分。 然后沉积包括沟槽塞部分和第二上部部分的第二多晶硅结构。 沟槽由插头部分填充，而第二上部部分延伸在相邻的隔离结构上。 然后移除第二个上部。

公开(公告)号：US20120313214A1

公开(公告)日：2012-12-13

申请号：US13156933

申请日：2011-06-09

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76232

摘要： A polysilicon structure and method of forming the polysilicon structure are disclosed, where the method includes a two-step deposition and planarization process. The disclosed process reduces the likelihood of defects such as voids, particularly where polysilicon is deposited in a trench having a high aspect ratio. A first polysilicon structure is deposited that includes a trench liner portion and a first upper portion. The trench liner portion only partially fills the trench, while the first upper portion extends over the adjacent field isolation structures. Next, at least a portion of the first upper portion of the first polysilicon structure is removed. A second polysilicon structure is then deposited that includes a trench plug portion and a second upper portion. The trench is filled by the plug portion, while the second upper portion extends over the adjacent field isolation structures. The second upper portion is then removed.

摘要翻译： 公开了多晶硅结构和形成多晶硅结构的方法，其中该方法包括两步沉积和平坦化处理。 所公开的方法降低诸如空隙的缺陷的可能性，特别是在具有高纵横比的沟槽中沉积多晶硅时。 沉积包括沟槽衬垫部分和第一上部部分的第一多晶硅结构。 沟槽衬垫部分仅部分地填充沟槽，而第一上部部分在相邻的隔离结构上延伸。 接下来，去除第一多晶硅结构的第一上部的至少一部分。 然后沉积包括沟槽塞部分和第二上部部分的第二多晶硅结构。 沟槽由插塞部分填充，而第二上部部分延伸在相邻的隔离结构上。 然后移除第二个上部。

公开(公告)号：US20120040532A1

公开(公告)日：2012-02-16

申请号：US13281162

申请日：2011-10-25

申请人： Chun-Fu CHEN ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

发明人： Chun-Fu CHEN ,  Yung-Tai Hung ,  Chin-Ta Su ,  Kuang-Chao Chen

IPC分类号： H01L21/306

CPC分类号： B24B37/24 ,  B24D3/346

摘要： A method for chemical-mechanical polishing two adjacent structures of a semiconductor device is provided. The method for mechanical polishing comprising: (a) providing a semiconductor device comprising a recess formed in a surface thereof, a first layer formed over the surface, and a second layer filled with the recess and formed on the first layer; and (b) substantially polishing the first and second layer with a pad and a substantially inhibitor-free slurry, wherein the pad comprising a corrosion inhibitor of the second layer.

摘要翻译： 提供了半导体器件的两个相邻结构的化学机械抛光方法。 一种用于机械抛光的方法，包括：（a）提供半导体器件，其包括在其表面形成的凹部，形成在所述表面上的第一层，以及填充有所述凹部并形成在所述第一层上的第二层; 和（b）用垫和基本上无抑制剂的浆料基本上抛光第一层和第二层，其中该垫包括第二层的腐蚀抑制剂。

公开(公告)号：US08085390B2

公开(公告)日：2011-12-27

申请号：US11737541

申请日：2007-04-19

申请人： Tuung Luoh ,  Shing-Ann Luo ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Shing-Ann Luo ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： G01N21/00

CPC分类号： G01N21/68 ,  H01J37/32935 ,  H01J37/32972

摘要： An advance process control (APC) system for a plasma process machine is provided, which includes at least an optical emission spectroscopy (OES) system and an APC analysis apparatus. The OES system is used for monitoring a testing object in the plasma process machine. The APC analysis apparatus is used for analyzing the data received from the OES system.

摘要翻译： 提供了一种用于等离子体处理机的先进过程控制（APC）系统，其包括至少一个光发射光谱（OES）系统和APC分析装置。 OES系统用于监测等离子体处理机中的测试对象。 APC分析装置用于分析从OES系统接收到的数据。

公开(公告)号：US07846835B2

公开(公告)日：2010-12-07

申请号：US11950319

申请日：2007-12-04

申请人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/4763

CPC分类号： H01L21/76841 ,  H01L21/2855 ,  H01L21/28556

摘要： A method for depositing a barrier layer onto a substrate is disclosed. A layer of titanium (Ti) is deposited onto the substrate using an ionized metal plasma (IMP) physical vapor deposition process. The IMP process includes: generating gaseous ions, accelerating the gaseous ions towards a titanium target, sputtering the titanium atoms from the titanium target with the gaseous ions, ionizing the titanium atoms using a plasma, and depositing the ionized titanium atoms onto the substrate to form the layer of Ti. A first layer of titanium nitride (TiN) is deposited onto the layer of Ti using a metal organic chemical vapor deposition (MOCVD) process. A second layer of TiN is deposited onto the first layer of TiN using a thermal chemical vapor deposition process. The newly completed barrier layer is annealed in the presence of nitrogen at a temperature of between about 500° C. to about 750° C.

摘要翻译： 公开了一种在衬底上沉积阻挡层的方法。 使用电离金属等离子体（IMP）物理气相沉积工艺将一层钛（Ti）沉积到衬底上。 IMP过程包括：产生气体离子，将气态离子加速到钛靶，用钛离子溅射钛原子与气态离子，使用等离子体离子化钛原子，并将离子化的钛原子沉积到基底上形成 Ti层。 使用金属有机化学气相沉积（MOCVD）工艺将第一层氮化钛（TiN）沉积到Ti层上。 使用热化学气相沉积工艺将第二层TiN沉积到第一TiN层上。 将新完成的阻挡层在氮气存在下在约500℃至约750℃的温度下进行退火。