公开(公告)号：US20100055897A1

公开(公告)日：2010-03-04

申请号：US12203448

申请日：2008-09-03

申请人： Chun-Li Chou ,  Syun-Ming Jang ,  Jyu-Horng Shieh ,  Chih-Yuan Ting

发明人： Chun-Li Chou ,  Syun-Ming Jang ,  Jyu-Horng Shieh ,  Chih-Yuan Ting

IPC分类号： H01L21/4763 ,  C11D7/26

CPC分类号： C11D11/0047 ,  C11D3/3947 ,  C11D7/261 ,  C11D7/263 ,  C11D7/3263 ,  C11D7/3281 ,  C11D7/34 ,  C11D7/5004 ,  H01L21/02063 ,  H01L21/76805 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814

摘要： After trench line pattern openings and via pattern openings are formed in a inter-metal dielectric insulation layer of a semiconductor wafer using trench-first dual damascene process, the wafer is wet cleaned in a single step wet clean process using a novel wet clean solvent composition. The wet clean solvent effectively cleans the dry etch residue from the plasma etching of the dual damascene openings, etches back the TiN hard mask layer along the dual damascene openings and forms a recessed surface at the conductor metal from layer below exposed at the bottom of the via openings of the dual damascene openings.

摘要翻译： 在使用沟槽第一双镶嵌工艺在半导体晶片的金属间介电绝缘层中形成沟槽图案开口和通孔图案开口之后，使用新的湿清洁溶剂组合物在单步湿式清洁工艺中湿式清洗晶片 。 湿的清洁溶剂有效地清除了双镶嵌开口的等离子体蚀刻中的干蚀刻残留物，沿着双镶嵌开口蚀刻TiN硬掩模层，并在导体金属的下面暴露在下面的层下面形成凹陷表面 通过双镶嵌开口的开口。

公开(公告)号：US07968506B2

公开(公告)日：2011-06-28

申请号：US12203448

申请日：2008-09-03

申请人： Chun-Li Chou ,  Syun-Ming Jang ,  Jyu-Horng Shieh ,  Chih-Yuan Ting

发明人： Chun-Li Chou ,  Syun-Ming Jang ,  Jyu-Horng Shieh ,  Chih-Yuan Ting

IPC分类号： C11D7/32

CPC分类号： C11D11/0047 ,  C11D3/3947 ,  C11D7/261 ,  C11D7/263 ,  C11D7/3263 ,  C11D7/3281 ,  C11D7/34 ,  C11D7/5004 ,  H01L21/02063 ,  H01L21/76805 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814

摘要： After trench line pattern openings and via pattern openings are formed in a inter-metal dielectric insulation layer of a semiconductor wafer using trench-first dual damascene process, the wafer is wet cleaned in a single step wet clean process using a novel wet clean solvent composition. The wet clean solvent effectively cleans the dry etch residue from the plasma etching of the dual damascene openings, etches back the TiN hard mask layer along the dual damascene openings and forms a recessed surface at the conductor metal from layer below exposed at the bottom of the via openings of the dual damascene openings.

摘要翻译： 在使用沟槽第一双镶嵌工艺在半导体晶片的金属间介电绝缘层中形成沟槽图案开口和通孔图案开口之后，使用新的湿清洁溶剂组合物在单步湿式清洁工艺中湿式清洗晶片 。 湿的清洁溶剂有效地清除了双镶嵌开口的等离子体蚀刻中的干蚀刻残留物，沿着双镶嵌开口蚀刻TiN硬掩模层，并在导体金属的下面暴露在下面的层下面形成凹陷表面 通过双镶嵌开口的开口。

公开(公告)号：US20130157462A1

公开(公告)日：2013-06-20

申请号：US13328680

申请日：2011-12-16

申请人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

发明人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/28 ,  H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32

摘要： The present disclosure provides a method including providing a semiconductor substrate and forming a first layer and a second layer on the semiconductor substrate. The first layer is patterned to provide a first element, a second element, and a space interposing the first and second elements. Spacer elements are then formed on the sidewalls on the first and second elements of the first layer. Subsequently, the second layer is etched using the spacer elements and the first and second elements as a masking element.

公开(公告)号：US08962484B2

公开(公告)日：2015-02-24

申请号：US13328680

申请日：2011-12-16

申请人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

发明人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/32 ,  H01L21/311 ,  H01L21/033 ,  H01L21/308

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32

摘要： The present disclosure provides a method including providing a semiconductor substrate and forming a first layer and a second layer on the semiconductor substrate. The first layer is patterned to provide a first element, a second element, and a space interposing the first and second elements. Spacer elements are then formed on the sidewalls on the first and second elements of the first layer. Subsequently, the second layer is etched using the spacer elements and the first and second elements as a masking element.

摘要翻译： 本公开提供了一种方法，包括提供半导体衬底并在半导体衬底上形成第一层和第二层。 图案化第一层以提供第一元件，第二元件和插入第一元件和第二元件的空间。 然后在第一层的第一和第二元件的侧壁上形成间隔元件。 随后，使用间隔元件和第一和第二元素作为掩模元件来蚀刻第二层。

公开(公告)号：US20070254476A1

公开(公告)日：2007-11-01

申请号：US11500025

申请日：2006-08-07

申请人： Chun-Li Chou ,  Jyu-Horng Shieh ,  Syun-Ming Jang

发明人： Chun-Li Chou ,  Jyu-Horng Shieh ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： C11D7/265 ,  C11D7/3209 ,  C11D7/3245 ,  C11D7/3281 ,  C11D7/34 ,  C11D7/5004 ,  C11D11/0047 ,  H01L21/02063 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76814

摘要： A cleaning solution and a method for cleaning a semiconductor wafer using the cleaning solution are provided. The method includes submerging the semiconductor wafer in a cleaning solution to remove by-products generated during integrated circuit formation processes. The cleaning solution includes an organic solvent, a metal reagent, a substitutive agent, and water.

摘要翻译： 提供清洁溶液和使用清洁溶液清洁半导体晶片的方法。 该方法包括将半导体晶片浸没在清洁溶液中以除去在集成电路形成过程中产生的副产物。 清洗液包括有机溶剂，金属试剂，替代剂和水。

公开(公告)号：US20070235823A1

公开(公告)日：2007-10-11

申请号：US11393369

申请日：2006-03-30

申请人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

发明人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

IPC分类号： H01L29/94 ,  H01L29/76 ,  H01L31/00

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843 ,  Y10S438/981

摘要： A semiconductor structure includes a substrate, and a first MOS device on the first region of the substrate wherein the first MOS device includes a first spacer liner. The semiconductor structure further includes a second MOS device on the second region wherein the second MOS device includes a second spacer liner. A first stressed film having a first thickness is formed over the first MOS device and directly on the first spacer liner. A second stressed film having a second thickness is formed over the second MOS device and directly on the second spacer liner. The first and the second stressed films may be formed of a same material.

摘要翻译： 半导体结构包括衬底和在衬底的第一区域上的第一MOS器件，其中第一MOS器件包括第一间隔衬垫。 半导体结构还包括在第二区域上的第二MOS器件，其中第二MOS器件包括第二间隔衬垫。 在第一MOS器件上形成具有第一厚度的第一应力膜，并直接在第一间隔衬垫上。 在第二MOS器件上形成具有第二厚度的第二应力膜，并且直接在第二间隔衬垫上。 第一和第二应力膜可以由相同的材料形成。

公开(公告)号：US20080122107A1

公开(公告)日：2008-05-29

申请号：US11534553

申请日：2006-09-22

申请人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

发明人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

IPC分类号： H01L23/52 ,  H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

摘要： A method of forming an opening on a low-k dielectric layer using a polysilicon hard mask rather than a metal hard mask as used in prior art. A polysilicon hard mask is formed over a low-k dielectric layer and a photoresist layer is formed over the polysilicon hard mask. The photoresist layer is patterned and the polysilicon hard mask is etched with a gas plasma to create exposed portions of the low-k dielectric layer. The photoresist layer in stripped prior to the etching of the exposed portions of the low-k dielectric layer to avoid damage to the low-k dielectric layer.

摘要翻译： 使用现有技术中使用的多晶硅硬掩模而不是金属硬掩模在低k电介质层上形成开口的方法。 在低k电介质层上形成多晶硅硬掩模，并且在多晶硅硬掩模上形成光致抗蚀剂层。 对光致抗蚀剂层进行构图，并用气体等离子体蚀刻多晶硅硬掩模以产生低k电介质层的暴露部分。 在蚀刻低k电介质层的暴露部分之前剥离的光致抗蚀剂层，以避免损坏低k电介质层。

公开(公告)号：US07378308B2

公开(公告)日：2008-05-27

申请号：US11393369

申请日：2006-03-30

申请人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

发明人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843 ,  Y10S438/981

摘要： A semiconductor structure includes a substrate, and a first MOS device on the first region of the substrate wherein the first MOS device includes a first spacer liner. The semiconductor structure further includes a second MOS device on the second region wherein the second MOS device includes a second spacer liner. A first stressed film having a first thickness is formed over the first MOS device and directly on the first spacer liner. A second stressed film having a second thickness is formed over the second MOS device and directly on the second spacer liner. The first and the second stressed films may be formed of a same material.

摘要翻译： 半导体结构包括衬底和在衬底的第一区域上的第一MOS器件，其中第一MOS器件包括第一间隔衬垫。 半导体结构还包括在第二区域上的第二MOS器件，其中第二MOS器件包括第二间隔衬垫。 在第一MOS器件上形成具有第一厚度的第一应力膜，并直接在第一间隔衬垫上。 在第二MOS器件上形成具有第二厚度的第二应力膜，并且直接在第二间隔衬垫上。 第一和第二应力膜可以由相同的材料形成。

公开(公告)号：US20130196481A1

公开(公告)日：2013-08-01

申请号：US13364119

申请日：2012-02-01

申请人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh

发明人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh

IPC分类号： H01L21/3105 ,  H01L21/76 ,  H01L21/302

CPC分类号： H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L21/76224 ,  H01L21/76816

摘要： A method that includes forming a masking element on a semiconductor substrate and overlying a defined space. A first feature and a second feature are each formed on the semiconductor substrate. The space interposes the first and second features and extends from a first end of the first feature to a first end of the second feature. A third feature is then formed adjacent and substantially parallel the first and second features. The third feature extends at least from the first end of the first feature to the first end of the second feature.

摘要翻译： 一种方法，其包括在半导体衬底上形成掩模元件并覆盖在限定的空间上。 第一特征和第二特征各自形成在半导体衬底上。 该空间插入第一和第二特征并且从第一特征的第一端延伸到第二特征的第一端。 然后，第三特征与第一和第二特征相邻并基本上平行。 第三特征至少从第一特征的第一端延伸到第二特征的第一端。

公开(公告)号：US08697537B2

公开(公告)日：2014-04-15

申请号：US13364119

申请日：2012-02-01

申请人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh

发明人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh

IPC分类号： H01L21/76

CPC分类号： H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L21/76224 ,  H01L21/76816

摘要： A method that includes forming a masking element on a semiconductor substrate and overlying a defined space. A first feature and a second feature are each formed on the semiconductor substrate. The space interposes the first and second features and extends from a first end of the first feature to a first end of the second feature. A third feature is then formed adjacent and substantially parallel the first and second features. The third feature extends at least from the first end of the first feature to the first end of the second feature.

摘要翻译： 一种方法，其包括在半导体衬底上形成掩模元件并覆盖在限定的空间上。 第一特征和第二特征各自形成在半导体衬底上。 该空间插入第一和第二特征并且从第一特征的第一端延伸到第二特征的第一端。 然后，第三特征与第一和第二特征相邻并基本上平行。 第三特征至少从第一特征的第一端延伸到第二特征的第一端。