公开(公告)号：US08637845B2

公开(公告)日：2014-01-28

申请号：US13553411

申请日：2012-07-19

申请人： Deepak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf

发明人： Deepak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf

IPC分类号： H01L47/00

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/101 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1641 ,  H01L45/165

摘要： Optimized electrodes for ReRAM memory cells and methods for forming the same are discloses. One aspect comprises forming a first electrode, forming a state change element in contact with the first electrode, treating the state change element, and forming a second electrode. Treating the state change element increases the barrier height at the interface between the second electrode and the state change element. Another aspect comprises forming a first electrode in a manner to deliberately establish a certain degree of amorphization in the first electrode, forming a state change element in contact with the first electrode. The degree of amorphization of the first electrode is either at least as great as the degree of amorphization of the state change element or no more than 5 percent less than the degree of amorphization of the state change element.

摘要翻译： 公开了用于ReRAM存储单元的优化电极及其形成方法。 一个方面包括形成第一电极，形成与第一电极接触的状态变化元件，处理状态变化元件，以及形成第二电极。 处理状态改变元件增加了在第二电极和状态改变元件之间的界面处的势垒高度。 另一方面包括以故意在第一电极中形成一定程度的非晶化的方式形成第一电极，形成与第一电极接触的状态改变元件。 第一电极的非晶化程度至少与状态变化元件的非晶化程度一样大，或者比状态变化元件的非晶化程度小不超过5％。

公开(公告)号：US20120280201A1

公开(公告)日：2012-11-08

申请号：US13553411

申请日：2012-07-19

申请人： Deepak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf

发明人： Deepak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf

IPC分类号： H01L45/00 ,  H01L21/02

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/101 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1641 ,  H01L45/165

摘要： Optimized electrodes for ReRAM memory cells and methods for forming the same are discloses. One aspect comprises forming a first electrode, forming a state change element in contact with the first electrode, treating the state change element, and forming a second electrode. Treating the state change element increases the barrier height at the interface between the second electrode and the state change element. Another aspect comprises forming a first electrode in a manner to deliberately establish a certain degree of amorphization in the first electrode, forming a state change element in contact with the first electrode. The degree of amorphization of the first electrode is either at least as great as the degree of amorphization of the state change element or no more than 5 percent less than the degree of amorphization of the state change element.

摘要翻译： 公开了用于ReRAM存储单元的优化电极及其形成方法。 一个方面包括形成第一电极，形成与第一电极接触的状态变化元件，处理状态变化元件，以及形成第二电极。 处理状态改变元件增加了在第二电极和状态改变元件之间的界面处的势垒高度。 另一方面包括以故意在第一电极中形成一定程度的非晶化的方式形成第一电极，形成与第一电极接触的状态改变元件。 第一电极的非晶化程度至少与状态变化元件的非晶化程度一样大，或者比状态变化元件的非晶化程度小不超过5％。

公开(公告)号：US20100117069A1

公开(公告)日：2010-05-13

申请号：US12364732

申请日：2009-02-03

申请人： Depak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf ,  Raghuveer S. Makala

发明人： Depak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf ,  Raghuveer S. Makala

IPC分类号： H01L29/10 ,  H01L21/02 ,  H01L21/20 ,  H01L21/26

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/101 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1641 ,  H01L45/165

摘要： Optimized electrodes for ReRAM memory cells and methods for forming the same are discloses. One aspect comprises forming a first electrode, forming a state change element in contact with the first electrode, treating the state change element, and forming a second electrode. Treating the state change element increases the barrier height at the interface between the second electrode and the state change element. Another aspect comprises forming a first electrode in a manner to deliberately establish a certain degree of amorphization in the first electrode, forming a state change element in contact with the first electrode. The degree of amorphization of the first electrode is either at least as great as the degree of amorphization of the state change element or no more than 5 percent less than the degree of amorphization of the state change element.

摘要翻译： 公开了用于ReRAM存储单元的优化电极及其形成方法。 一个方面包括形成第一电极，形成与第一电极接触的状态变化元件，处理状态变化元件，以及形成第二电极。 处理状态改变元件增加了在第二电极和状态改变元件之间的界面处的势垒高度。 另一方面包括以故意在第一电极中形成一定程度的非晶化的方式形成第一电极，形成与第一电极接触的状态改变元件。 第一电极的非晶化程度至少与状态变化元件的非晶化程度一样大，或者比状态变化元件的非晶化程度小不超过5％。

公开(公告)号：US08263420B2

公开(公告)日：2012-09-11

申请号：US12364732

申请日：2009-02-03

申请人： Depak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf ,  Raghuveer Makala

发明人： Depak C. Sekar ,  April Schricker ,  Xiying Chen ,  Klaus Schuegraf ,  Raghuveer Makala

IPC分类号： H01L21/00

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/101 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1641 ,  H01L45/165

摘要： Optimized electrodes for ReRAM memory cells and methods for forming the same are discloses. One aspect comprises forming a first electrode, forming a state change element in contact with the first electrode, treating the state change element, and forming a second electrode. Treating the state change element increases the barrier height at the interface between the second electrode and the state change element. Another aspect comprises forming a first electrode in a manner to deliberately establish a certain degree of amorphization in the first electrode, forming a state change element in contact with the first electrode. The degree of amorphization of the first electrode is either at least as great as the degree of amorphization of the state change element or no more than 5 percent less than the degree of amorphization of the state change element.

摘要翻译： 公开了用于ReRAM存储单元的优化电极及其形成方法。 一个方面包括形成第一电极，形成与第一电极接触的状态变化元件，处理状态变化元件，以及形成第二电极。 处理状态改变元件增加了在第二电极和状态改变元件之间的界面处的势垒高度。 另一方面包括以故意在第一电极中形成一定程度的非晶化的方式形成第一电极，形成与第一电极接触的状态改变元件。 第一电极的非晶化程度至少与状态变化元件的非晶化程度一样大，或者比状态变化元件的非晶化程度小不超过5％。

公开(公告)号：US20100117053A1

公开(公告)日：2010-05-13

申请号：US12364707

申请日：2009-02-03

申请人： Deepak C. Sekar ,  April Schricker

发明人： Deepak C. Sekar ,  April Schricker

IPC分类号： H01L47/00 ,  H01L21/00

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/101 ,  H01L27/2418 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1641 ,  H01L45/165

摘要： Rewritable switching materials and methods for forming the same are described herein. One embodiment is a storage device comprising a first electrode, a state change element in contact with the first electrode, the state change element comprises ZrxYyOz, and a second electrode in contact with the state change element. A method for forming such a storage device is also disclosed herein. Another embodiment is a storage device comprising a first electrode a state change element in contact with the first electrode, the state change comprises at least one of cerium oxide or bismuth oxide, and a second electrode in contact with the state change element. A method for forming such a storage device is also disclosed herein.

摘要翻译： 这里描述了可重写的开关材料及其形成方法。 一个实施例是一种存储装置，包括第一电极，与第一电极接触的状态改变元件，状态改变元件包括Zr x Y y O z和与状态改变元件接触的第二电极。 这里也公开了形成这种存储装置的方法。 另一个实施例是一种存储装置，包括与第一电极接触的状态改变元件的第一电极，状态变化包括氧化铈或氧化铋中的至少一种以及与状态变化元件接触的第二电极。 这里也公开了形成这种存储装置的方法。

公开(公告)号：US08062918B2

公开(公告)日：2011-11-22

申请号：US12345576

申请日：2008-12-29

申请人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

发明人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

IPC分类号： H01L21/00

CPC分类号： H01L45/16 ,  H01L21/265 ,  H01L21/31155 ,  H01L27/2463 ,  H01L29/8615 ,  H01L45/08 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/165

摘要： This disclosure provides a method of fabricating a semiconductor device layer and associated memory cell structures. By performing a surface treatment process (such as ion bombardment) of a semiconductor device layer to create defects having a deliberate depth profile, one may create multistable memory cells having more consistent electrical parameters. For example, in a resistive-switching memory cell, one may obtain a tighter distribution of set and reset voltages and lower forming voltage, leading to improved device yield and reliability. In at least one embodiment, the depth profile is selected to modulate the type of defects and their influence on electrical properties of a bombarded metal oxide layer and to enhance uniform defect distribution.

摘要翻译： 本公开提供了制造半导体器件层和相关联的存储单元结构的方法。 通过进行半导体器件层的表面处理（例如离子轰击）以产生具有有意深度分布的缺陷，可以创建具有更一致的电参数的多层存储单元。 例如，在电阻式开关存储单元中，可以获得设定和复位电压的更紧密的分配和较低的成形电压，从而提高器件的产量和可靠性。 在至少一个实施例中，选择深度轮廓以调制缺陷的类型及其对被轰击的金属氧化物层的电性能的影响并增强均匀的缺陷分布。

公开(公告)号：US20090272961A1

公开(公告)日：2009-11-05

申请号：US12345576

申请日：2008-12-29

申请人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

发明人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

IPC分类号： H01L45/00 ,  H01L21/283

CPC分类号： H01L45/16 ,  H01L21/265 ,  H01L21/31155 ,  H01L27/2463 ,  H01L29/8615 ,  H01L45/08 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/165

摘要： This disclosure provides a method of fabricating a semiconductor device layer and associated memory cell structures. By performing a surface treatment process (such as ion bombardment) of a semiconductor device layer to create defects having a deliberate depth profile, one may create multistable memory cells having more consistent electrical parameters. For example, in a resistive-switching memory cell, one may obtain a tighter distribution of set and reset voltages and lower forming voltage, leading to improved device yield and reliability. In at least one embodiment, the depth profile is selected to modulate the type of defects and their influence on electrical properties of a bombarded metal oxide layer and to enhance uniform defect distribution.

摘要翻译： 本公开提供了制造半导体器件层和相关联的存储单元结构的方法。 通过进行半导体器件层的表面处理（例如离子轰击）以产生具有有意深度分布的缺陷，可以创建具有更一致的电参数的多层存储单元。 例如，在电阻式开关存储单元中，可以获得设定和复位电压的更紧密的分配和较低的成形电压，从而提高器件的产量和可靠性。 在至少一个实施例中，选择深度轮廓以调制缺陷的类型及其对被轰击的金属氧化物层的电性能的影响并增强均匀的缺陷分布。

公开(公告)号：US20120032133A1

公开(公告)日：2012-02-09

申请号：US13252360

申请日：2011-10-04

申请人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

发明人： Michael Miller ,  Prashant Phatak ,  Tony Chiang ,  Xiying Chen ,  April Schricker ,  Tanmay Kumar

IPC分类号： H01L45/00

CPC分类号： H01L45/16 ,  H01L21/265 ,  H01L21/31155 ,  H01L27/2463 ,  H01L29/8615 ,  H01L45/08 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/165

摘要： This disclosure provides a method of fabricating a semiconductor device layer and associated memory cell structures. By performing a surface treatment process (such as ion bombardment) of a semiconductor device layer to create defects having a deliberate depth profile, one may create multistable memory cells having more consistent electrical parameters. For example, in a resistive-switching memory cell, one may obtain a tighter distribution of set and reset voltages and lower forming voltage, leading to improved device yield and reliability. In at least one embodiment, the depth profile is selected to modulate the type of defects and their influence on electrical properties of a bombarded metal oxide layer and to enhance uniform defect distribution.

摘要翻译： 本公开提供了制造半导体器件层和相关联的存储单元结构的方法。 通过进行半导体器件层的表面处理（例如离子轰击）以产生具有有意深度分布的缺陷，可以创建具有更一致的电参数的多层存储单元。 例如，在电阻式开关存储单元中，可以获得设定和复位电压的更紧密的分配和较低的成形电压，从而提高器件的产量和可靠性。 在至少一个实施例中，选择深度轮廓以调制缺陷的类型及其对被轰击的金属氧化物层的电性能的影响并增强均匀的缺陷分布。

公开(公告)号：US08913417B2

公开(公告)日：2014-12-16

申请号：US13556312

申请日：2012-07-24

申请人： April Schricker ,  Brad Herner ,  Michael W. Konevecki

发明人： April Schricker ,  Brad Herner ,  Michael W. Konevecki

IPC分类号： G11C11/21 ,  G11C11/36 ,  H01L29/43 ,  H01L29/8605 ,  H01L27/24 ,  G11C13/00 ,  H01L45/00

CPC分类号： H01L27/2409 ,  G11C13/0007 ,  H01L27/2436 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/1608

摘要： A memory cell is provided that includes a steering element, a reversible resistance-switching element coupled to the steering element and a silicide-forming metal layer disposed between the steering element and the reversible resistance-switching element. The reversible resistance-switching element includes tantalum, and is formed using a selective deposition process. Numerous other aspects are provided.

摘要翻译： 提供了一种存储单元，其包括转向元件，耦合到该转向元件的可逆电阻切换元件和设置在该转向元件与该可逆电阻切换元件之间的硅化物形成金属层。 可逆电阻切换元件包括钽，并且使用选择性沉积工艺形成。 提供了许多其他方面。

公开(公告)号：US08558220B2

公开(公告)日：2013-10-15

申请号：US11968156

申请日：2007-12-31

申请人： April Schricker ,  Mark Clark ,  Brad Herner

发明人： April Schricker ,  Mark Clark ,  Brad Herner

IPC分类号： H01L29/08

CPC分类号： H01L51/0575 ,  B82Y10/00 ,  G11C13/025 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2481 ,  H01L27/285 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/149 ,  H01L45/1616 ,  H01L51/0048 ,  H01L51/0591 ,  H01L51/0595

摘要： In some aspects, a method of fabricating a memory cell is provided that includes (1) fabricating a first conductor above a substrate; (2) selectively fabricating a carbon nano-tube (CNT) material above the first conductor; (3) fabricating a diode above the CNT material; and (4) fabricating a second conductor above the diode. Numerous other aspects are provided.

摘要翻译： 在一些方面，提供一种制造存储单元的方法，其包括：（1）在衬底上方制造第一导体; （2）选择性地在第一导体上方制造碳纳米管（CNT）材料; （3）在CNT材料之上制造二极管; 和（4）在二极管上方制造第二导体。 提供了许多其他方面。