公开(公告)号：US07707380B2

公开(公告)日：2010-04-27

申请号：US11541392

申请日：2006-09-29

申请人： Rainer Spielberg ,  Detlev Richter ,  Andreas Taeuber ,  Luca de Ambroggi

发明人： Rainer Spielberg ,  Detlev Richter ,  Andreas Taeuber ,  Luca de Ambroggi

IPC分类号： G06F12/00 ,  G11C29/00

CPC分类号： G11C29/50 ,  G11C11/5628 ,  G11C11/5678 ,  G11C13/0002 ,  G11C13/0069 ,  G11C2029/4402 ,  G11C2029/5002 ,  G11C2211/5641

摘要： A method of storing data in a memory is provided, including testing a plurality of memory cells of a plurality of memory cell sectors. Each memory cell sector includes a plurality of memory cells. Each memory cell sector is classified into at least one quality class of a plurality of quality classes depending on the results of the testing of the memory cells of the respective memory cell sector. Data is stored in the memory cells of the classified memory cell sectors depending on the quality class of the respective memory cell sector.

摘要翻译： 提供了一种将数据存储在存储器中的方法，包括测试多个存储单元扇区中的多个存储单元。 每个存储单元扇区包括多个存储单元。 根据各存储单元扇区的存储单元的测试结果，每个存储单元扇区被分类为多个质量等级的至少一个质量等级。 根据各个存储单元扇区的质量等级，将数据存储在分类的存储单元扇区的存储单元中。

公开(公告)号：US07649779B2

公开(公告)日：2010-01-19

申请号：US11749028

申请日：2007-05-15

申请人： Eike Ruttkowski ,  Detlev Richter ,  Michael Specht ,  Joseph Willer ,  Dirk Manger ,  Kenny Oisin ,  Steffen Meyer ,  Klaus Knobloch ,  Holger Moeller ,  Doris Keitel Schulz ,  Jan Gutsche ,  Gert Koebernik ,  Christoph Friederich

发明人： Eike Ruttkowski ,  Detlev Richter ,  Michael Specht ,  Joseph Willer ,  Dirk Manger ,  Kenny Oisin ,  Steffen Meyer ,  Klaus Knobloch ,  Holger Moeller ,  Doris Keitel Schulz ,  Jan Gutsche ,  Gert Koebernik ,  Christoph Friederich

IPC分类号： G11C16/00

CPC分类号： H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524

摘要： Embodiments of the present invention relate generally to integrated circuits, methods for manufacturing an integrated circuit, memory modules, and computing systems.

摘要翻译： 本发明的实施例一般涉及集成电路，用于制造集成电路的方法，存储器模块和计算系统。

公开(公告)号：US07602649B2

公开(公告)日：2009-10-13

申请号：US11849828

申请日：2007-09-04

申请人： Josef Willer ,  Detlev Richter

发明人： Josef Willer ,  Detlev Richter

IPC分类号： G11C16/06

CPC分类号： G11C16/0483 ,  G11C16/26

摘要： In an embodiment of the invention, a method of operating an integrated circuit for reading the logical state of a selected one of a plurality of memory cells included within a memory cell string in the integrated circuit is provided.

摘要翻译： 在本发明的实施例中，提供了一种操作用于读取集成电路中的存储单元串中包括的多个存储单元中选定的一个的逻辑状态的集成电路的方法。

公开(公告)号：US20090154264A1

公开(公告)日：2009-06-18

申请号：US11955278

申请日：2007-12-12

申请人： Andreas Kux ,  Detlev Richter ,  Gert Koebernick ,  Juergen Engelhardt ,  Sudhindra Prasad

发明人： Andreas Kux ,  Detlev Richter ,  Gert Koebernick ,  Juergen Engelhardt ,  Sudhindra Prasad

IPC分类号： G11C7/00

CPC分类号： G11C16/349 ,  G11C16/10 ,  G11C16/16 ,  G11C16/3495

摘要： In accordance with embodiments of the invention, there are provided integrated circuits, memory controller, a method for determining a level for programming or erasing a memory segment, and a method for determining a wear level score for a memory segment. In an embodiment of the invention, a method for determining a level for programming or erasing a memory segment is provided, wherein a first level for programming or erasing a memory segment is determined as a function of an initial program/erase level. Furthermore, a first updated level is determined for a subsequent program/erase operation of the memory segment and a second level for programming or erasing the memory segment subsequent to programming or erasing the memory segment is determined using the first level, wherein the second level is determined as a function of the first updated level.

公开(公告)号：US20090097317A1

公开(公告)日：2009-04-16

申请号：US11872655

申请日：2007-10-15

申请人： Josef Willer ,  Franz Hofmann ,  Detlev Richter ,  Nicolas Nagel

发明人： Josef Willer ,  Franz Hofmann ,  Detlev Richter ,  Nicolas Nagel

IPC分类号： G11C16/00 ,  H01L21/336 ,  H01L29/788

CPC分类号： G11C16/0483 ,  G11C16/0475 ,  H01L27/115 ,  H01L27/11565 ,  H01L27/11568

摘要： Embodiments of the present invention relate generally to integrated circuits and methods for manufacturing an integrated circuit. In an embodiment of the invention, an integrated circuit having a memory cell is provided. The memory cell may include a trench in a carrier, a charge trapping layer structure in the trench, the charge trapping layer structure comprising at least two separate charge trapping regions, electrically conductive material at least partially filled in the trench, and source/drain regions next to the trench.

摘要翻译： 本发明的实施例一般涉及用于制造集成电路的集成电路和方法。 在本发明的实施例中，提供了具有存储单元的集成电路。 存储单元可以包括载体中的沟槽，沟槽中的电荷俘获层结构，电荷俘获层结构包括至少两个分离的电荷俘获区，至少部分填充在沟槽中的导电材料以及源/漏区 旁边的沟槽。

公开(公告)号：US4313055A

公开(公告)日：1982-01-26

申请号：US47559

申请日：1979-06-08

申请人： Detlev Richter ,  Robert Zimmermann

发明人： Detlev Richter ,  Robert Zimmermann

IPC分类号： H05G1/44 ,  H05G1/42

CPC分类号： H05G1/44

摘要： The automatic exposure control devices of contemporary X-ray generators have a constant lead time which accurately takes into account the actual ratios or delays only for a given setting of current and voltage. Particularly in the case of high voltages and small currents, the lead times are too short, thus giving rise to overexposures. The invention provides an automatic exposure control device in which the lead time is calculated from the exposure data by an arithmetic unit. The lead time is adjusted on a correspondingly constructed adjustable lead time network. An arithmetic unit of this kind is not required for the programmed exposure technique. The correct lead times can then be programmed and stored together with the other exposure parameters.

摘要翻译： 现代X射线发生器的自动曝光控制装置具有恒定的提前时间，仅在给定的电流和电压设置下才能精确地考虑实际比例或延迟。 特别是在高电压和小电流的情况下，导通时间太短，从而导致过度曝光。 本发明提供了一种自动曝光控制装置，其中通过运算单元根据曝光数据计算提前时间。 在相应构建的可调节前置时间网络上调整前置时间。 编程曝光技术不需要这种算术单元。 然后可以将正确的交货时间与其他曝光参数一起编程和存储。

公开(公告)号：US07813169B2

公开(公告)日：2010-10-12

申请号：US12016774

申请日：2008-01-18

申请人： Andreas Kux ,  Detlev Richter

发明人： Andreas Kux ,  Detlev Richter

IPC分类号： G11C11/34 ,  G11C16/04

CPC分类号： G11C16/14 ,  G11C16/04 ,  G11C16/0475 ,  G11C16/0483 ,  G11C16/16 ,  G11C29/02 ,  G11C29/028 ,  G11C29/12005 ,  G11C2029/0407

摘要： Disclosed embodiments relate to integrated circuits, a method to operate an integrated circuit, and a method to determine an electrical erase sequence. More particularly, the application relates to devices having at least two memory cells and methods relating to its operation.

摘要翻译： 公开的实施例涉及集成电路，操作集成电路的方法以及确定电擦除序列的方法。 更具体地，本申请涉及具有至少两个存储器单元的装置和与其操作有关的方法。

公开(公告)号：US20100020610A1

公开(公告)日：2010-01-28

申请号：US12178912

申请日：2008-07-24

申请人： Jan Gutsche ,  Michael Scheppler ,  Gert Koebernik ,  Detlev Richter

发明人： Jan Gutsche ,  Michael Scheppler ,  Gert Koebernik ,  Detlev Richter

IPC分类号： G11C16/04 ,  G11C16/06 ,  G11C8/00

CPC分类号： G11C16/3495 ,  G11C16/349 ,  G11C29/76

摘要： In an embodiment, an integrated circuit having a memory cell arrangement is provided. The memory cell arrangement may include a memory cell block having a plurality of memory cells, a storage portion configured to store information about a quality characteristic of the memory cells of the memory cell block, and a controller configured to control a read operation, and to change the information about the quality characteristic depending on a quality of a read operation.

摘要翻译： 在一个实施例中，提供了具有存储单元布置的集成电路。 存储单元布置可以包括具有多个存储器单元的存储单元块，存储部分，被配置为存储关于存储单元块的存储单元的质量特性的信息;以及控制器，被配置为控制读取操作，以及控制器 根据读取操作的质量来改变关于质量特性的信息。

公开(公告)号：US20090244973A1

公开(公告)日：2009-10-01

申请号：US12059796

申请日：2008-03-31

申请人： Michael Scheppler ,  Helmut Schwalm ,  Doris Keitel-Schulz ,  Xavier Veredas-Ramirez ,  Detlev Richter

发明人： Michael Scheppler ,  Helmut Schwalm ,  Doris Keitel-Schulz ,  Xavier Veredas-Ramirez ,  Detlev Richter

IPC分类号： G11C16/06

CPC分类号： G06F12/0246 ,  G06F11/1008 ,  G06F11/1068 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00

摘要： A memory system having a plurality of memory cells for storing payload data and redundancy data. The memory system having a read-out circuit configured to read-out a status of the plurality of memory cells, the read-out status having payload data, redundancy data and associated reliability information. Moreover, the memory system has a data processor configured to derive the payload data from the read-out status using the reliability information.

摘要翻译： 一种具有用于存储有效载荷数据和冗余数据的多个存储单元的存储器系统。 具有读出电路的存储器系统被配置为读出多个存储器单元的状态，读出状态具有有效载荷数据，冗余数据和相关联的可靠性信息。 此外，存储器系统具有被配置为使用可靠性信息从读出状态导出有效载荷数据的数据处理器。

公开(公告)号：US07437629B2

公开(公告)日：2008-10-14

申请号：US10607518

申请日：2003-06-26

申请人： Wolfgang Spirkl ,  Detlev Richter

发明人： Wolfgang Spirkl ,  Detlev Richter

IPC分类号： G11C29/00

CPC分类号： G11C29/50012 ,  G11C11/401 ,  G11C11/406 ,  G11C29/02 ,  G11C29/50016

摘要： A method for checking the refresh function of a memory having a refresh device includes the steps of, first, ascertaining whether or not refresh request pulses are being produced on the information memory and, if so, at what intervals of time from one another these refresh request pulses are produced. Next, a control unit for the information memory is supplied with refresh test pulses produced outside of the information memory instead of being supplied with the refresh request pulses. Then, the refresh test pulses are used to check a refresh device situated on the information memory.

摘要翻译： 一种用于检查具有刷新装置的存储器的刷新功能的方法，包括以下步骤：首先确定在信息存储器上是否正在产生刷新请求脉冲，如果是，则在彼此间隔多少时间间隔，刷新 产生请求脉冲。 接下来，用于信息存储器的控制单元被提供有在信息存储器外部产生的刷新测试脉冲，而不是被提供刷新请求脉冲。 然后，刷新测试脉冲用于检查位于信息存储器上的刷新设备。