公开(公告)号：US07998822B2

公开(公告)日：2011-08-16

申请号：US12244413

申请日：2008-10-02

申请人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

发明人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

IPC分类号： H01L21/336

CPC分类号： H01L21/28518 ,  H01L21/2855

摘要： A semiconductor fabrication process includes forming a gate electrode (112) overlying a gate dielectric (114) overlying a semiconductor substrate (104) of a wafer (101) and a liner dielectric layer (116) including vertical portions (118) adjacent sidewalls of the gate electrode and horizontal portions (117) overlying an upper surface of the semiconductor substrate (104). A spacer (108) is formed adjacent a vertical portion (118) and overlying a horizontal portion (117) of the liner dielectric layer (116). After forming the spacer (108), exposed portions of the liner dielectric layer (116) are removed to form a liner dielectric structure (126) covered by the extension spacer (108). The extension spacer (108) is then etched back to expose or uncover extremities of the liner dielectric structure (126). Prior to etching back the spacer (108), a metal (130) may be sputtered deposited over the wafer (101) preparatory to forming a silicide (134). After the etch back the wafer (101) may be dipped in piranha solution and cleaned with an RF sputter (140) of argon.

摘要翻译： 半导体制造工艺包括形成覆盖在晶片（101）的半导体衬底（104）上的栅极电介质（114）上的栅电极（112）和包括垂直部分（118）的衬垫电介质层（116） 栅电极和覆盖在半导体衬底（104）的上表面上的水平部分（117）。 邻近垂直部分（118）并且覆盖衬里介电层（116）的水平部分（117）形成间隔物（108）。 在形成间隔物（108）之后，去除衬里电介质层（116）的暴露部分以形成被延伸间隔物（108）覆盖的衬里电介质结构（126）。 然后将延伸垫片（108）回蚀刻以露出或揭开衬垫介质结构（126）的四肢。 在蚀刻回间隔物（108）之前，金属（130）可以溅射沉积在晶片（101）上，准备形成硅化物（134）。 在蚀刻之后，晶片（101）可以浸入食人鱼溶液中并用氩气的RF溅射（140）清洁。

公开(公告)号：US20090093108A1

公开(公告)日：2009-04-09

申请号：US12244413

申请日：2008-10-02

申请人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

发明人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

IPC分类号： H01L21/28

CPC分类号： H01L21/28518 ,  H01L21/2855

摘要： A semiconductor fabrication process includes forming a gate electrode (112) overlying a gate dielectric (114) overlying a semiconductor substrate (104) of a wafer (101) and a liner dielectric layer (116) including vertical portions (118) adjacent sidewalls of the gate electrode and horizontal portions (117) overlying an upper surface of the semiconductor substrate (104). A spacer (108) is formed adjacent a vertical portion (118) and overlying a horizontal portion (117) of the liner dielectric layer (116). After forming the spacer (108), exposed portions of the liner dielectric layer (116) are removed to form a liner dielectric structure (126) covered by the extension spacer (108). The extension spacer (108) is then etched back to expose or uncover extremities of the liner dielectric structure (126). Prior to etching back the spacer (108), a metal (130) may be sputtered deposited over the wafer (101) preparatory to forming a silicide (134). After the etch back the wafer (101) may be dipped in piranha solution and cleaned with an RF sputter (140) of argon.

摘要翻译： 半导体制造工艺包括形成覆盖在晶片（101）的半导体衬底（104）上的栅极电介质（114）上的栅电极（112）和包括垂直部分（118）的衬垫电介质层（116） 栅电极和覆盖在半导体衬底（104）的上表面上的水平部分（117）。 邻近垂直部分（118）并且覆盖衬里介电层（116）的水平部分（117）形成间隔物（108）。 在形成间隔物（108）之后，去除衬里电介质层（116）的暴露部分以形成被延伸间隔物（108）覆盖的衬里电介质结构（126）。 然后将延伸垫片（108）回蚀刻以露出或揭开衬垫介质结构（126）的四肢。 在蚀刻回间隔物（108）之前，金属（130）可以溅射沉积在晶片（101）上，准备形成硅化物（134）。 在蚀刻之后，晶片（101）可以浸入食人鱼溶液中并用氩气的RF溅射（140）清洁。

公开(公告)号：US07446006B2

公开(公告)日：2008-11-04

申请号：US11226826

申请日：2005-09-14

申请人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

发明人： Dharmesh Jawarani ,  John R. Alvis ,  Michael G. Harrison ,  Leo Mathew ,  John E. Moore ,  Rode R. Mora

IPC分类号： H01L21/336

CPC分类号： H01L21/28518 ,  H01L21/2855

摘要： A semiconductor fabrication process includes forming a gate electrode (112) overlying a gate dielectric (114) overlying a semiconductor substrate (104) of a wafer (101) and a liner dielectric layer (116) including vertical portions (118) adjacent sidewalls of the gate electrode and horizontal portions (117) overlying an upper surface of the semiconductor substrate (104). A spacer (108) is formed adjacent a vertical portion (118) and overlying a horizontal portion (117) of the liner dielectric layer (116). After forming the spacer (108), exposed portions of the liner dielectric layer (116) are removed to form a liner dielectric structure (126) covered by the extension spacer (108). The extension spacer (108) is then etched back to expose or uncover extremities of the liner dielectric structure (126). Prior to etching back the spacer (108), a metal (130) may be sputtered deposited over the wafer (101) preparatory to forming a silicide (134). After the etch back the wafer (101) may be dipped in piranha solution and cleaned with an RF sputter (140) of argon.

摘要翻译： 半导体制造工艺包括形成覆盖在晶片（101）的半导体衬底（104）上的栅极电介质（114）上的栅电极（112）和包括垂直部分（118）的衬垫电介质层（116） 栅电极和覆盖在半导体衬底（104）的上表面上的水平部分（117）。 邻近垂直部分（118）并且覆盖衬里介电层（116）的水平部分（117）形成间隔物（108）。 在形成间隔物（108）之后，去除衬里电介质层（116）的暴露部分以形成被延伸间隔物（108）覆盖的衬里电介质结构（126）。 然后将延伸垫片（108）回蚀刻以露出或揭开衬垫介质结构（126）的四肢。 在蚀刻回间隔物（108）之前，金属（130）可以溅射沉积在晶片（101）上，准备形成硅化物（134）。 在蚀刻之后，晶片（101）可以浸入食人鱼溶液中并用氩气的RF溅射（140）清洁。

公开(公告)号：US08043888B2

公开(公告)日：2011-10-25

申请号：US12016733

申请日：2008-01-18

申请人： Leo Mathew ,  Dharmesh Jawarani ,  Tushar P. Merchant ,  Ramachandran Muralidhar

发明人： Leo Mathew ,  Dharmesh Jawarani ,  Tushar P. Merchant ,  Ramachandran Muralidhar

IPC分类号： H01L21/44

CPC分类号： H01L45/1675 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/126 ,  H01L45/144

摘要： A method for forming a phase change memory cell (PCM) includes forming a heater for the phase change memory and forming a phase change structure electrically coupled to the heater. The forming a heater includes siliciding a material including silicon to form a silicide structure, wherein the heater includes at least a portion of the silicide structure. The phase change structure exhibits a first resistive value when in a first phase state and exhibits a second resistive value when in a second phase state. The silicide structure produces heat when current flows through the silicide structure for changing the phase state of the phase change structure.

摘要翻译： 形成相变存储单元（PCM）的方法包括形成用于相变存储器的加热器，并形成电耦合到加热器的相变结构。 形成加热器包括将包括硅的材料硅化以形成硅化物结构，其中加热器包括至少一部分硅化物结构。 当处于第一相位状态时，相变结构呈现第一电阻值，并且当处于第二相位状态时呈现第二电阻值。 当电流流过硅化物结构以改变相变结构的相位状态时，硅化物结构产生热量。

公开(公告)号：US20100227475A1

公开(公告)日：2010-09-09

申请号：US12784984

申请日：2010-05-21

申请人： Leo Mathew ,  Dharmesh Jawarani

发明人： Leo Mathew ,  Dharmesh Jawarani

IPC分类号： H01L21/44

CPC分类号： H01L21/26506 ,  H01L31/022425 ,  H01L31/028 ,  H01L31/0304 ,  H01L31/0312 ,  H01L31/03682 ,  H01L31/03762 ,  H01L31/03765 ,  H01L31/068 ,  H01L31/1864 ,  H01L31/1892 ,  Y02E10/547 ,  Y02P70/521

摘要： A method of forming an electronic device can include forming a metallic layer by an electrochemical process over a side of a substrate that includes a semiconductor material. The method can also include introducing a separation-enhancing species into the substrate at a distance from the side, and separating a semiconductor layer and the metallic layer from the substrate, wherein the semiconductor layer is a portion of the substrate. In a particular embodiment, the separation-enhancing species can be incorporated into a metallic layer and moved into the substrate, and in particular embodiment, the separation-enhancing species can be implanted into the substrate. In still another embodiment, both the techniques can be used. In a further embodiment, a dual-sided process can be performed.

摘要翻译： 形成电子器件的方法可以包括通过电化学工艺在包括半导体材料的衬底的侧面上形成金属层。 该方法还可以包括在距离侧面一定距离处将分离增强物质引入衬底中，并且将半导体层和金属层与衬底分离，其中半导体层是衬底的一部分。 在一个具体的实施方案中，分离增强物质可以结合到金属层中并移动到基底中，并且在具体实施方案中，可以将分离增强物质注入到基底中。 在另一个实施例中，可以使用这两种技术。 在另一实施例中，可以执行双面处理。

公开(公告)号：US20070059911A1

公开(公告)日：2007-03-15

申请号：US11226826

申请日：2005-09-14

申请人： Dharmesh Jawarani ,  John Alvis ,  Michael Harrison ,  Leo Mathew ,  John Moore ,  Rode Mora

发明人： Dharmesh Jawarani ,  John Alvis ,  Michael Harrison ,  Leo Mathew ,  John Moore ,  Rode Mora

IPC分类号： H01L21/3205

CPC分类号： H01L21/28518 ,  H01L21/2855

摘要： A semiconductor fabrication process includes forming a gate electrode (112) overlying a gate dielectric (114) overlying a semiconductor substrate (104) of a wafer (101) and a liner dielectric layer (116) including vertical portions (118) adjacent sidewalls of the gate electrode and horizontal portions (117) overlying an upper surface of the semiconductor substrate (104). A spacer (108) is formed adjacent a vertical portion (118) and overlying a horizontal portion (117) of the liner dielectric layer (116). After forming the spacer (108), exposed portions of the liner dielectric layer (116) are removed to form a liner dielectric structure (126) covered by the extension spacer (108). The extension spacer (108) is then etched back to expose or uncover extremities of the liner dielectric structure (126). Prior to etching back the spacer (108), a metal (130) may be sputtered deposited over the wafer (101) preparatory to forming a silicide (134). After the etch back the wafer (101) may be dipped in piranha solution and cleaned with an RF sputter (140) of argon.

摘要翻译： 半导体制造工艺包括形成覆盖在晶片（101）的半导体衬底（104）上的栅极电介质（114）上的栅电极（112）和包括垂直部分（118）的衬垫电介质层（116） 栅电极和覆盖在半导体衬底（104）的上表面上的水平部分（117）。 邻近垂直部分（118）并且覆盖衬里介电层（116）的水平部分（117）形成间隔物（108）。 在形成间隔物（108）之后，去除衬里电介质层（116）的暴露部分以形成被延伸间隔物（108）覆盖的衬里电介质结构（126）。 然后将延伸垫片（108）回蚀刻以露出或揭开衬垫介质结构（126）的四肢。 在蚀刻回间隔物（108）之前，金属（130）可以溅射沉积在晶片（101）上，准备形成硅化物（134）。 在蚀刻之后，晶片（101）可以浸入食人鱼溶液中并用氩气的RF溅射（140）清洁。

公开(公告)号：US07829447B2

公开(公告)日：2010-11-09

申请号：US11419304

申请日：2006-05-19

申请人： Leo Mathew ,  Rode R. Mora ,  Tab A. Stephens ,  Tien Ying Luo

发明人： Leo Mathew ,  Rode R. Mora ,  Tab A. Stephens ,  Tien Ying Luo

IPC分类号： H01L21/22 ,  H01L21/38

CPC分类号： H01L29/785 ,  H01L29/66795 ,  Y10S438/942

摘要： Forming structures such as fins in a semiconductor layer according to a pattern formed by oxidizing a sidewall of a layer of oxidizable material. In one embodiment, source/drain pattern structures and a fin pattern structures are patterned in the oxidizable layer. The fin pattern structure is then masked from an oxidation process that grows oxide on the sidewalls of the channel pattern structure and the top surface of the source/drain pattern structures. The remaining oxidizable material of the channel pattern structure is subsequently removed leaving a hole between two portions of the oxide layer. These two portions are used in one embodiment as a mask for patterning the semiconductor layer to form two fins. This patterning also leaves the source/drain structures connected to the fins.

摘要翻译： 根据通过氧化可氧化材料层的侧壁形成的图案在半导体层中形成诸如翅片的结构。 在一个实施例中，在可氧化层中图案化源极/漏极图案结构和鳍状图案结构。 然后从在沟道图案结构的侧壁和源极/漏极图案结构的顶表面上生长氧化物的氧化过程掩蔽鳍状图案结构。 随后去除沟道图案结构的剩余可氧化材料，留下氧化物层的两个部分之间的孔。 这两个部分在一个实施例中用作用于图案化半导体层以形成两个散热片的掩模。 该图案化还使得源极/漏极结构连接到鳍片。

公开(公告)号：US06951783B2

公开(公告)日：2005-10-04

申请号：US10695163

申请日：2003-10-28

申请人： Leo Mathew ,  Rode R. Mora ,  Bich-Yen Nguyen ,  Tab A. Stephens ,  Anne M. Vandooren

发明人： Leo Mathew ,  Rode R. Mora ,  Bich-Yen Nguyen ,  Tab A. Stephens ,  Anne M. Vandooren

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L21/84

CPC分类号： H01L29/785 ,  H01L21/823437 ,  H01L21/823468 ,  H01L29/66628 ,  H01L29/66795 ,  H01L29/66818

摘要： A semiconductor fabrication process includes forming a silicon fin overlying a substrate. A gate dielectric is formed on primary faces of the fin. A gate electrode is formed over at least two faces of the fin. Dielectric spacers are then selectively formed in close proximity and confined to the sidewalls of the gate electrode thereby leaving a majority of the primary fin faces exposed. Thereafter a silicide is formed on the primary fin faces. The forming of the gate electrode in one embodiment includes depositing polysilicon over the fin and substrate, depositing a capping layer over the polysilicon, patterning photoresist over the capping layer and etching through the capping layer and the polysilicon with the patterned photoresist in place wherein the etching produces a polysilicon width that is less than a width of the capping layer to create voids under the capping layer adjacent sidewalls of the polysilicon where the confined spacers can be formed.

摘要翻译： 半导体制造工艺包括形成覆盖衬底的硅片。 栅极电介质形成在鳍片的主面上。 在鳍片的至少两个面上形成栅电极。 然后选择性地形成电介质间隔物并且限制在栅电极的侧壁，从而使大部分初级鳍片面露出。 此后，在主翅片面上形成硅化物。 在一个实施例中，栅极电极的形成包括在鳍片和衬底上沉积多晶硅，在多晶硅上沉积覆盖层，在覆盖层上图案化光刻胶，并通过覆盖层和多晶硅蚀刻图案化的光致抗蚀剂，其中蚀刻 产生小于封盖层的宽度的多晶硅宽度，以在与可以形成约束间隔物的多晶硅侧壁相邻的封盖层下产生空隙。

公开(公告)号：US20090286393A1

公开(公告)日：2009-11-19

申请号：US12467035

申请日：2009-05-15

申请人： Leo Mathew ,  Dharmesh Jawarani

发明人： Leo Mathew ,  Dharmesh Jawarani

IPC分类号： H01L21/3205

CPC分类号： H01L31/1804 ,  H01L31/1896 ,  Y02E10/547 ,  Y02P70/521

摘要： A method of forming an electronic device can include forming a patterned layer adjacent to a side of a substrate including a semiconductor material. The method can also include separating a semiconductor layer and the patterned layer from the substrate, wherein the semiconductor layer is a portion of the substrate.

摘要翻译： 形成电子器件的方法可以包括形成与包含半导体材料的衬底的一侧相邻的图案化层。 该方法还可以包括从衬底分离半导体层和图案化层，其中半导体层是衬底的一部分。

公开(公告)号：US20120045866A1

公开(公告)日：2012-02-23

申请号：US13287932

申请日：2011-11-02

申请人： Leo Mathew ,  Dharmesh Jawarani

发明人： Leo Mathew ,  Dharmesh Jawarani

IPC分类号： H01L21/762

CPC分类号： H01L31/1804 ,  H01L31/1896 ,  Y02E10/547 ,  Y02P70/521

摘要： A method of forming an electronic device can include forming a patterned layer adjacent to a side of a substrate including a semiconductor material. The method can also include separating a semiconductor layer and the patterned layer from the substrate, wherein the semiconductor layer is a portion of the substrate.

摘要翻译： 形成电子器件的方法可以包括形成与包括半导体材料的衬底的一侧相邻的图案化层。 该方法还可以包括从衬底分离半导体层和图案化层，其中半导体层是衬底的一部分。