利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.024 秒)

    Method for production of semiconductor memory devices
    5.
    发明申请
    Method for production of semiconductor memory devices 审中-公开
    半导体存储器件的制造方法

    公开(公告)号：US20070048951A1

    公开(公告)日：2007-03-01

    申请号：US11216526

    申请日：2005-08-31

    申请人： Hocine Boubekeur ,  Dominik Olligs ,  Torsten Mueller ,  Christoph Kleint ,  David Pritchard

    发明人： Hocine Boubekeur ,  Dominik Olligs ,  Torsten Mueller ,  Christoph Kleint ,  David Pritchard

    IPC分类号： H01L21/336

    CPC分类号： H01L27/115 ,  H01L27/11568

    摘要： Dielectric gratings are formed between the word line stacks. Spacers are applied to the sidewalls of the word line stacks and the dielectric gratings. In the openings between the spacers, silicon is epitaxially grown on the upper surfaces of source/drain regions, which are implanted self-aligned to the word line stacks. A silicide is formed on the grown silicon, and a metal layer is applied and structured to form local interconnects, which connect the source/drain regions to upper bit lines.

    摘要翻译： 介质光栅形成在字线堆叠之间。 间隔件被施加到字线堆叠和介质光栅的侧壁。 在间隔物之间​​的开口中，硅在源/漏区的上表面上外延生长，其被注入自对准到字线堆叠。 在生长的硅上形成硅化物，并且施加和构造金属层以形成局部互连，其将源极/漏极区域连接到高位线。

    Method for fabricating semiconductor memories with charge trapping memory cells
    8.
    发明授权
    Method for fabricating semiconductor memories with charge trapping memory cells 失效
    用电荷俘获存储单元制造半导体存储器的方法

    公开(公告)号：US07005355B2

    公开(公告)日：2006-02-28

    申请号：US10735411

    申请日：2003-12-12

    申请人： Christoph Kleint ,  Christoph Ludwig ,  Joachim Deppe ,  Jens-Uwe Sachse

    发明人： Christoph Kleint ,  Christoph Ludwig ,  Joachim Deppe ,  Jens-Uwe Sachse

    IPC分类号： H01L21/74 ,  H01L21/336

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A method for manufacturing a semiconductor device includes forming a storage layer over a semiconductor body. The storage layer includes a first boundary layer, an intermediate storage layer and a second boundary layer. The storage layer is patterned so that at least some of the storage layer is removed from over a first portion of the semiconductor body and some of the storage layer is removed from over a second portion of the semiconductor body. The first portion of the semiconductor body is doped and the second portion of the semiconductor body is etched.

    摘要翻译： 一种制造半导体器件的方法包括：在半导体本体上形成存储层。 存储层包括第一边界层，中间存储层和第二边界层。 存储层被图案化，使得存储层中的至少一些从半导体主体的第一部分上方移除，并且存储层中的一些从半导体本体的第二部分上移除。 半导体本体的第一部分被掺杂，半导体本体的第二部分被蚀刻。

    Memory cell
    9.
    发明授权
    Memory cell 有权
    存储单元

    公开(公告)号：US07274069B2

    公开(公告)日：2007-09-25

    申请号：US10913707

    申请日：2004-08-05

    申请人： Joachim Deppe ,  Christoph Kleint ,  Christoph Ludwig

    发明人： Joachim Deppe ,  Christoph Kleint ,  Christoph Ludwig

    IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

    CPC分类号： H01L29/792 ,  H01L21/28282

    摘要： In a memory cell, in a trench, a layer sequence comprising a first oxide layer, a nitride layer provided on the first oxide layer, and a second oxide layer, facing the gate electrode, and provided at the lateral trench walls, while the nitride layer is absent in a curved region of the trench bottom. In an alternative configuration, in each case at least one step is formed at the lateral walls of the trench, preferably below the source region or the drain region, respectively.

    摘要翻译： 在存储器单元中，在沟槽中，包括第一氧化物层，设置在第一氧化物层上的氮化物层和面向栅电极的第二氧化物层并且设置在侧向沟槽壁处的层序列，而氮化物 在沟槽底部的弯曲区域中不存在层。 在替代配置中，在每种情况下，在沟槽的侧壁上分别形成至少一个台阶，优选地分别在源区域或漏极区域下方形成。

    Method for fabricating NROM memory cells with trench transistors
    10.
    发明授权
    Method for fabricating NROM memory cells with trench transistors 有权
    用沟槽晶体管制造NROM存储单元的方法

    公开(公告)号：US07205195B2

    公开(公告)日：2007-04-17

    申请号：US11006049

    申请日：2004-12-07

    申请人： Christoph Kleint ,  Christoph Ludwig ,  Josef Willer ,  Joachim Deppe

    发明人： Christoph Kleint ,  Christoph Ludwig ,  Josef Willer ,  Joachim Deppe

    IPC分类号： H01L21/336

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： An electrically conductive bit line layer is applied and patterned into portions arranged parallel to one another before the trench is etched into the semiconductor material, in which case, after the patterning of the bit line layer (3, 4) and before the etching of the trench, an implantation is introduced for the purpose of defining the position of the junctions, or, after the implantation of the n+-type well (19) for the source/drain regions, the bit line layer (3, 4) is patterned using an etching stop layer (2) arranged on the semiconductor body (1).

    摘要翻译： 在沟槽被蚀刻到半导体材料之前，将导电位线层施加并图案化成彼此平行布置的部分，在这种情况下，在位线层（3,4）的图案化之后并且在蚀刻 引入注入用于限定结的位置，或者在用于源极/漏极区的n + H +型阱（19）的注入之后，位线层 （3,4）使用布置在半导体本体（1）上的蚀刻停止层（2）进行图案化。