公开(公告)号：US07652332B2

公开(公告)日：2010-01-26

申请号：US11837057

申请日：2007-08-10

申请人： Eduard A. Cartier ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

发明人： Eduard A. Cartier ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

IPC分类号： H01L27/01

CPC分类号： H01L29/6659 ,  H01L21/28079 ,  H01L29/4958 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78696

摘要： An extremely-thin silicon-on-insulator transistor is provided that includes a buried oxide layer above a substrate, a silicon layer above the buried oxide layer, a gate stack on the silicon layer, a nitride liner on the silicon layer and adjacent to the gate stack, an oxide liner on and adjacent to the nitride liner, and raised source/drain regions. The gate stack includes a high-k oxide layer on the silicon layer and a metal gate on the high-k oxide layer. Each of the raised source/drain regions has a first part comprising a portion of the silicon layer, a second part adjacent to parts of the oxide liner and the nitride liner, and a third part above the second part. Also provided is a method for fabricating an extremely-thin silicon-on-insulator transistor.

摘要翻译： 提供了一种极薄的绝缘体上硅晶体管，其包括衬底上的掩埋氧化物层，掩埋氧化物层上方的硅层，硅层上的栅极堆叠，硅层上的氮化物衬垫， 栅堆叠，氮化物衬垫上并与其相邻的氧化物衬垫，以及升高的源/漏区。 栅极堆叠包括在硅层上的高k氧化物层和在高k氧化物层上的金属栅极。 凸起的源极/漏极区域中的每一个具有包括硅层的一部分的第一部分，与氧化物衬垫和氮化物衬垫的部分相邻的第二部分，以及在第二部分上方的第三部分。 还提供了制造极薄的绝缘体上硅晶体管的方法。

公开(公告)号：US07871869B2

公开(公告)日：2011-01-18

申请号：US12543679

申请日：2009-08-19

申请人： Eduard A. Cartier ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

发明人： Eduard A. Cartier ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

IPC分类号： H01L21/00

CPC分类号： H01L29/6659 ,  H01L21/28079 ,  H01L29/4958 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78696

摘要： An extremely-thin silicon-on-insulator transistor is provided that includes a buried oxide layer above a substrate, a silicon layer above the buried oxide layer, a gate stack on the silicon layer, a nitride liner on the silicon layer and adjacent to the gate stack, an oxide liner on and adjacent to the nitride liner, and raised source/drain regions. The gate stack includes a high-k oxide layer on the silicon layer and a metal gate on the high-k oxide layer. Each of the raised source/drain regions has a first part comprising a portion of the silicon layer, a second part adjacent to parts of the oxide liner and the nitride liner, and a third part above the second part. Also provided is a method for fabricating an extremely-thin silicon-on-insulator transistor.

摘要翻译： 提供了一种极薄的绝缘体上硅晶体管，其包括衬底上的掩埋氧化物层，掩埋氧化物层上方的硅层，硅层上的栅极堆叠，硅层上的氮化物衬垫， 栅堆叠，氮化物衬垫上并与其相邻的氧化物衬垫，以及升高的源/漏区。 栅极堆叠包括在硅层上的高k氧化物层和在高k氧化物层上的金属栅极。 凸起的源极/漏极区域中的每一个具有包括硅层的一部分的第一部分，与氧化物衬垫和氮化物衬垫的部分相邻的第二部分，以及在第二部分上方的第三部分。 还提供了制造极薄的绝缘体上硅晶体管的方法。

公开(公告)号：US20090039426A1

公开(公告)日：2009-02-12

申请号：US11837057

申请日：2007-08-10

申请人： EDUARD A. CARTIER ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

发明人： EDUARD A. CARTIER ,  Steven J. Koester ,  Kingsuk Maitra ,  Amlan Majumdar ,  Renee T. Mo

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/6659 ,  H01L21/28079 ,  H01L29/4958 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78696

摘要： An extremely-thin silicon-on-insulator transistor is provided that includes a buried oxide layer above a substrate, a silicon layer above the buried oxide layer, a gate stack on the silicon layer, a nitride liner on the silicon layer and adjacent to the gate stack, an oxide liner on and adjacent to the nitride liner, and raised source/drain regions. The gate stack includes a high-k oxide layer on the silicon layer and a metal gate on the high-k oxide layer. Each of the raised source/drain regions has a first part comprising a portion of the silicon layer, a second part adjacent to parts of the oxide liner and the nitride liner, and a third part above the second part. Also provided is a method for fabricating an extremely-thin silicon-on-insulator transistor.

摘要翻译： 提供了一种极薄的绝缘体上硅晶体管，其包括衬底上的掩埋氧化物层，掩埋氧化物层上方的硅层，硅层上的栅极堆叠，硅层上的氮化物衬垫， 栅堆叠，氮化物衬垫上并与其相邻的氧化物衬垫，以及升高的源/漏区。 栅极堆叠包括在硅层上的高k氧化物层和在高k氧化物层上的金属栅极。 凸起的源极/漏极区域中的每一个具有包括硅层的一部分的第一部分，与氧化物衬垫和氮化物衬垫的部分相邻的第二部分，以及在第二部分上方的第三部分。 还提供了制造极薄的绝缘体上硅晶体管的方法。

公开(公告)号：US08796735B2

公开(公告)日：2014-08-05

申请号：US13430041

申请日：2012-03-26

申请人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

发明人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

IPC分类号： H01L29/66 ,  H01L21/336 ,  H01L29/165 ,  H01L29/739

CPC分类号： H01L29/165 ,  H01L29/7391

摘要： Exemplary embodiments include a method for fabricating a heterojunction tunnel field-effect-transistor (FET), the method including forming a gate region on a silicon layer of a silicon-on-insulator (SOI) substrate, forming a drain region on the silicon layer adjacent the gate region and forming a vertical heterojunction source region adjacent the gate region, wherein the vertical heterojunction source region generates a tunnel path inline with a gate field associated with the gate region.

摘要翻译： 示例性实施例包括用于制造异质结隧道场效应晶体管（FET）的方法，所述方法包括在绝缘体上硅（SOI）衬底的硅层上形成栅区，在硅层上形成漏极区 邻近所述栅极区域并形成与所述栅极区域相邻的垂直异质结源区域，其中所述垂直异质结源区域产生与所述栅极区域相关联的栅极场列的隧道路径。

公开(公告)号：US20110303950A1

公开(公告)日：2011-12-15

申请号：US12815902

申请日：2010-06-15

申请人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

发明人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/165 ,  H01L29/7391

摘要： Exemplary embodiments include a method for fabricating a heterojunction tunnel field-effect-transistor (FET), the method including forming a gate region on a silicon layer of a silicon-on-insulator (SOI) substrate, forming a drain region on the silicon layer adjacent the gate region and forming a vertical heterojunction source region adjacent the gate region, wherein the vertical heterojunction source region generates a tunnel path inline with a gate field associated with the gate region.

摘要翻译： 示例性实施例包括用于制造异质结隧道场效应晶体管（FET）的方法，所述方法包括在绝缘体上硅（SOI）衬底的硅层上形成栅区，在硅层上形成漏极区 邻近所述栅极区域并形成与所述栅极区域相邻的垂直异质结源区域，其中所述垂直异质结源区域产生与所述栅极区域相关联的栅极场列的隧道路径。

公开(公告)号：US09178061B2

公开(公告)日：2015-11-03

申请号：US13572039

申请日：2012-08-10

申请人： Jin Cai ,  Steven J. Koester ,  Amlan Majumdar

发明人： Jin Cai ,  Steven J. Koester ,  Amlan Majumdar

IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L29/78 ,  H01L29/08 ,  H01L29/417 ,  H01L29/66 ,  H01L29/786

CPC分类号： H01L29/0847 ,  H01L29/41733 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/78612 ,  H01L29/78621

摘要： A method is provided for fabricating a semiconductor device. According to the method, a semiconductor layer is formed over a semiconductor-on-insulator substrate, and a gate is formed on the semiconductor layer. Source and drain extension regions and a deep drain region are formed in the semiconductor layer. A deep source region is formed in the semiconductor layer. A drain metal-semiconductor alloy contact is located on the upper portion of the deep drain region and abutting the drain extension region. A source metal-semiconductor alloy contact abuts the source extension region. The deep source region is located below and contacts a first portion of the source metal-semiconductor alloy contact. The deep source region is not located below and does not contact a second portion of the source metal-semiconductor alloy contact. The second portion of the source metal-semiconductor alloy contact is an internal body contact that directly contacts the semiconductor layer.

摘要翻译： 提供了制造半导体器件的方法。 根据该方法，在绝缘体上半导体基板上形成半导体层，在半导体层上形成栅极。 源极和漏极延伸区域和深的漏极区域形成在半导体层中。 在半导体层中形成深源区。 漏极金属 - 半导体合金触点位于深漏区域的上部并邻接漏极延伸区域。 源极金属 - 半导体合金接触件邻接源极延伸区域。 深源区域位于源极金属 - 半导体合金接触件的第一部分下方并接触。 深源区不位于源极金属 - 半导体合金触点的第二部分下方并且不接触。 源极金属 - 半导体合金触点的第二部分是直接接触半导体层的内部主体接触。

公开(公告)号：US08722492B2

公开(公告)日：2014-05-13

申请号：US12684280

申请日：2010-01-08

申请人： Sarunya Bangsaruntip ,  Steven J. Koester ,  Amlan Majumdar ,  Jeffrey W. Sleights

发明人： Sarunya Bangsaruntip ,  Steven J. Koester ,  Amlan Majumdar ,  Jeffrey W. Sleights

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L21/04 ,  H01L29/06

CPC分类号： H01L21/047 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/0669 ,  H01L29/42312 ,  H01L29/66356 ,  H01L29/7391

摘要： A method for forming a nanowire tunnel device includes forming a nanowire suspended by a first pad region and a second pad region over a semiconductor substrate, forming a gate structure around a channel region of the nanowire, implanting a first type of ions at a first oblique angle in a first portion of the nanowire and the first pad region, and implanting a second type of ions at a second oblique angle in a second portion of the nanowire and the second pad region.

摘要翻译： 形成纳米线隧道器件的方法包括：在半导体衬底上形成由第一衬垫区域和第二焊盘区域悬置的纳米线，在纳米线的沟道区域周围形成栅极结构，在第一斜面上注入第一类型的离子 在纳米线和第一焊盘区域的第一部分中的角度，以及在纳米线和第二焊盘区域的第二部分中以第二倾斜角度注入第二类型的离子。

公开(公告)号：US08258031B2

公开(公告)日：2012-09-04

申请号：US12815902

申请日：2010-06-15

申请人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

发明人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

IPC分类号： H01L21/336 ,  H01L29/66

CPC分类号： H01L29/165 ,  H01L29/7391

摘要： Exemplary embodiments include a method for fabricating a heterojunction tunnel field-effect-transistor (FET), the method including forming a gate region on a silicon layer of a silicon-on-insulator (SOI) substrate, forming a drain region on the silicon layer adjacent the gate region and forming a vertical heterojunction source region adjacent the gate region, wherein the vertical heterojunction source region generates a tunnel path inline with a gate field associated with the gate region.

摘要翻译： 示例性实施例包括用于制造异质结隧道场效应晶体管（FET）的方法，所述方法包括在绝缘体上硅（SOI）衬底的硅层上形成栅区，在硅层上形成漏极区 邻近所述栅极区域并形成与所述栅极区域相邻的垂直异质结源区域，其中所述垂直异质结源区域产生与所述栅极区域相关联的栅极场列的隧道路径。

公开(公告)号：US20120193678A1

公开(公告)日：2012-08-02

申请号：US13430041

申请日：2012-03-26

申请人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

发明人： Isaac Lauer ,  Amlan Majumdar ,  Paul M. Solomon ,  Steven J. Koester

IPC分类号： H01L29/78 ,  H01L21/335

CPC分类号： H01L29/165 ,  H01L29/7391

摘要： Exemplary embodiments include a method for fabricating a heterojunction tunnel field-effect-transistor (FET), the method including forming a gate region on a silicon layer of a silicon-on-insulator (SOI) substrate, forming a drain region on the silicon layer adjacent the gate region and forming a vertical heterojunction source region adjacent the gate region, wherein the vertical heterojunction source region generates a tunnel path inline with a gate field associated with the gate region.

摘要翻译： 示例性实施例包括用于制造异质结隧道场效应晶体管（FET）的方法，所述方法包括在绝缘体上硅（SOI）衬底的硅层上形成栅区，在硅层上形成漏极区 邻近所述栅极区域并形成与所述栅极区域相邻的垂直异质结源区域，其中所述垂直异质结源区域产生与所述栅极区域相关联的栅极场列的隧道路径。

公开(公告)号：US20160308014A1

公开(公告)日：2016-10-20

申请号：US15197563

申请日：2016-06-29

申请人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Jack T. Kavalieros ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Amlan Majumdar ,  Suman Datta ,  Jack T. Kavalieros ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau

IPC分类号： H01L29/423 ,  H01L29/66 ,  H01L29/06 ,  H01L29/786

CPC分类号： H01L29/42392 ,  H01L21/28079 ,  H01L21/28194 ,  H01L29/0673 ,  H01L29/41775 ,  H01L29/495 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66606 ,  H01L29/66636 ,  H01L29/66742 ,  H01L29/7834 ,  H01L29/78618 ,  H01L29/78696 ,  Y10S438/926 ,  Y10S438/957

摘要： A method for fabricating a field-effect transistor with a gate completely wrapping around a channel region is described. Ion implantation is used to make the oxide beneath the channel region of the transistor more etchable, thereby allowing the oxide to be removed below the channel region. Atomic layer deposition is used to form a gate dielectric and a metal gate entirely around the channel region once the oxide is removed below the channel region.

摘要翻译： 描述了一种制造具有完全围绕通道区域的栅极的场效应晶体管的方法。 离子注入用于使晶体管的沟道区下方的氧化物更易蚀刻，从而允许氧化物在沟道区下方被去除。 一旦氧化物在通道区域下方被去除，原子层沉积被用于在通道区域的整个周围形成栅极电介质和金属栅极。