公开(公告)号：US08637927B2

公开(公告)日：2014-01-28

申请号：US13267267

申请日：2011-10-06

申请人： Heedon Hwang ,  Ji-Young Min ,  Jongchul Park ,  Insang Jeon ,  Woogwan Shim

发明人： Heedon Hwang ,  Ji-Young Min ,  Jongchul Park ,  Insang Jeon ,  Woogwan Shim

IPC分类号： H01L21/00

CPC分类号： H01L29/7827 ,  H01L27/10876 ,  H01L27/228 ,  H01L27/2436 ,  H01L29/66666 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146

摘要： Semiconductor devices and methods of forming the same may be provided. The semiconductor devices may include a trench in a substrate. The semiconductor devices may also include a bulk electrode within opposing sidewalls of the trench. The semiconductor devices may further include a liner electrode between the bulk electrode and the opposing sidewalls of the trench. The liner electrode may include a sidewall portion between a sidewall of the bulk electrode and one of the opposing sidewalls of the trench.

摘要翻译： 可以提供半导体器件及其形成方法。 半导体器件可以在衬底中包括沟槽。 半导体器件还可以包括在沟槽的相对侧壁内的体电极。 半导体器件还可以包括在本体电极和沟槽的相对侧壁之间的衬垫电极。 衬里电极可以包括在本体电极的侧壁和沟槽的相对侧壁中的一个之间的侧壁部分。

公开(公告)号：US20120171837A1

公开(公告)日：2012-07-05

申请号：US13337999

申请日：2011-12-27

申请人： Youngkuk Kim ,  Insang Jeon ,  Youngseok Kim ,  Young-Lim Park ,  Ho-Kyun An

发明人： Youngkuk Kim ,  Insang Jeon ,  Youngseok Kim ,  Young-Lim Park ,  Ho-Kyun An

IPC分类号： H01L47/00

CPC分类号： H01L45/12 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

摘要： Provided are semiconductor memory devices and the methods of fabricating the same. The method may include forming a plurality of diode patterns in each of a plurality of first trenches, each of the plurality of first trenches including at least two active regions, the plurality of diode patterns occupying a plurality of spaces, treating the plurality of diode patterns to form a plurality of semiconductor patterns in each of the plurality of spaces, removing portions of the plurality of semiconductor patterns to form a recess in each of the plurality of spaces, treating the of the plurality of semiconductor patterns to form a plurality of diodes in each of the plurality of spaces, forming a bottom electrode on each of the plurality of diodes, forming a plurality of memory elements on each of the bottom electrodes, and forming a plurality of upper interconnection lines on the plurality of memory elements.

摘要翻译： 提供半导体存储器件及其制造方法。 该方法可以包括在多个第一沟槽的每一个中形成多个二极管图案，多个第一沟槽中的每一个包括至少两个有效区域，多个二极管图案占据多个空间，处理多个二极管图案 在所述多个空间中的每一个中形成多个半导体图案，去除所述多个半导体图案的部分以在所述多个空间中的每一个中形成凹部，处理所述多个半导体图案以形成多个二极管 多个空间中的每一个，在所述多个二极管中的每一个上形成底部电极，在每个所述底部电极上形成多个存储元件，并且在所述多个存储元件上形成多个上部互连线。

公开(公告)号：US08698221B2

公开(公告)日：2014-04-15

申请号：US13290397

申请日：2011-11-07

申请人： Kiyeon Park ,  Insang Jeon ,  Hanjin Lim ,  Yeongcheol Lee ,  Jun-Noh Lee

发明人： Kiyeon Park ,  Insang Jeon ,  Hanjin Lim ,  Yeongcheol Lee ,  Jun-Noh Lee

IPC分类号： H01L29/92

CPC分类号： H01L28/40 ,  H01G4/20 ,  H01G4/33 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/90

摘要： A capacitor includes a first electrode, a first dielectric layer disposed on the first electrode, the first dielectric layer having a tetragonal crystal structure and including a first metal oxide layer doped with a first impurity, a second dielectric layer disposed on the first metal oxide layer, the second dielectric layer having a tetragonal crystal structure and including a second metal oxide layer doped with a second impurity, and a second electrode disposed on the second dielectric layer. The first dielectric layer has a lower crystallization temperature and a substantially higher dielectric constant than the second dielectric layer.

摘要翻译： 电容器包括第一电极，设置在第一电极上的第一电介质层，第一电介质层具有四方晶体结构并且包括掺杂有第一杂质的第一金属氧化物层，设置在第一金属氧化物层上的第二电介质层 所述第二电介质层具有四方晶系结构并且包括掺杂有第二杂质的第二金属氧化物层，以及设置在所述第二电介质层上的第二电极。 第一电介质层具有比第二电介质层低的结晶温度和更高的介电常数。

公开(公告)号：US08652897B2

公开(公告)日：2014-02-18

申请号：US13337999

申请日：2011-12-27

申请人： Youngkuk Kim ,  Insang Jeon ,  Youngseok Kim ,  Young-Lim Park ,  Ho-Kyun An

发明人： Youngkuk Kim ,  Insang Jeon ,  Youngseok Kim ,  Young-Lim Park ,  Ho-Kyun An

IPC分类号： H01L21/8238

CPC分类号： H01L45/12 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

摘要： Provided are semiconductor memory devices and the methods of fabricating the same. The method may include forming a plurality of diode patterns in each of a plurality of first trenches, each of the plurality of first trenches including at least two active regions, the plurality of diode patterns occupying a plurality of spaces, treating the plurality of diode patterns to form a plurality of semiconductor patterns in each of the plurality of spaces, removing portions of the plurality of semiconductor patterns to form a recess in each of the plurality of spaces, treating the of the plurality of semiconductor patterns to form a plurality of diodes in each of the plurality of spaces, forming a bottom electrode on each of the plurality of diodes, forming a plurality of memory elements on each of the bottom electrodes, and forming a plurality of upper interconnection lines on the plurality of memory elements.

摘要翻译： 提供半导体存储器件及其制造方法。 该方法可以包括在多个第一沟槽的每一个中形成多个二极管图案，多个第一沟槽中的每一个包括至少两个有效区域，多个二极管图案占据多个空间，处理多个二极管图案 在所述多个空间中的每一个中形成多个半导体图案，去除所述多个半导体图案的部分以在所述多个空间中的每一个中形成凹部，处理所述多个半导体图案以形成多个二极管 多个空间中的每一个，在所述多个二极管中的每一个上形成底部电极，在每个所述底部电极上形成多个存储元件，并且在所述多个存储元件上形成多个上部互连线。

公开(公告)号：US20120126300A1

公开(公告)日：2012-05-24

申请号：US13290397

申请日：2011-11-07

申请人： Kiyeon Park ,  Insang Jeon ,  Hanjin Lim ,  Yeongcheol Lee ,  Jun-Noh Lee

发明人： Kiyeon Park ,  Insang Jeon ,  Hanjin Lim ,  Yeongcheol Lee ,  Jun-Noh Lee

IPC分类号： H01L27/108 ,  H01G4/20 ,  H01L21/02

CPC分类号： H01L28/40 ,  H01G4/20 ,  H01G4/33 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/90

摘要： A capacitor includes a first electrode, a first dielectric layer disposed on the first electrode, the first dielectric layer having a tetragonal crystal structure and including a first metal oxide layer doped with a first impurity, a second dielectric layer disposed on the first metal oxide layer, the second dielectric layer having a tetragonal crystal structure and including a second metal oxide layer doped with a second impurity, and a second electrode disposed on the second dielectric layer. The first dielectric layer has a lower crystallization temperature and a substantially higher dielectric constant than the second dielectric layer.

摘要翻译： 电容器包括第一电极，设置在第一电极上的第一电介质层，第一电介质层具有四方晶体结构并且包括掺杂有第一杂质的第一金属氧化物层，设置在第一金属氧化物层上的第二电介质层 所述第二电介质层具有四方晶系结构并且包括掺杂有第二杂质的第二金属氧化物层，以及设置在所述第二电介质层上的第二电极。 第一电介质层具有比第二电介质层低的结晶温度和更高的介电常数。