利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

38 条记录 (耗时 0.039 秒)

    Enabling multiple instruction stream/multiple data stream extensions on microprocessors
    3.
    发明授权
    Enabling multiple instruction stream/multiple data stream extensions on microprocessors 有权
    在微处理器上启用多个指令流/多个数据流扩展

    公开(公告)号：US07768518B2

    公开(公告)日：2010-08-03

    申请号：US11528121

    申请日：2006-09-27

    申请人： Jamison Collins ,  Perry Wang ,  Bernard Lint ,  Koichi Yamada ,  Asit Mallick ,  Richard A. Hankins ,  Gautham Chinya

    发明人： Jamison Collins ,  Perry Wang ,  Bernard Lint ,  Koichi Yamada ,  Asit Mallick ,  Richard A. Hankins ,  Gautham Chinya

    IPC分类号： G06F15/80

    CPC分类号： G06F9/455 ,  G06F9/461

    摘要： Embodiments described herein disclose a system for enabling emulation of a MIMD ISA extension which supports user-level sequencer management and control, and a set of privileged code executed by both operating system managed sequencers and application managed sequencers, including different sets of persistent per-CPU and per-thread data. In one embodiment, a lightweight code layer executes beneath the operating system. This code layer is invoked in response to particular monitored events, such as the need for communication between an operating system managed sequencer and an application managed sequencer. Control is transferred to this code layer, for execution of special operations, after which control returns back to originally executing code. The code layer is normally dormant and can be invoked at any time when either a user application or the operating system is executing.

    摘要翻译： 本文描述的实施例公开了一种用于启用支持用户级定序器管理和控制的MIMD ISA扩展的仿真的系统，以及由操作系统管理的顺控程序和应用程序管理的定序器执行的一组特权代码，包括不同的持续性每个CPU 和每线程数据。 在一个实施例中，在操作系统之下执行轻量级代码层。 响应于特定的监视事件，例如对操作系统管理的定序器和应用程序管理的定序器之间的通信的需要，该代码层被调用。 控制被传送到该代码层，用于执行特殊操作，之后控制返回到原始执行的代码。 代码层通常处于休眠状态，可以在用户应用程序或操作系统正在执行时随时调用。

    Enabling multiple instruction stream/multiple data stream extensions on microprocessors
    4.
    发明申请
    Enabling multiple instruction stream/multiple data stream extensions on microprocessors 有权
    在微处理器上启用多个指令流/多个数据流扩展

    公开(公告)号：US20080077909A1

    公开(公告)日：2008-03-27

    申请号：US11528121

    申请日：2006-09-27

    申请人： Jamison Collins ,  Perry Wang ,  Bernard Lint ,  Koichi Yamada ,  Asit Mallick ,  Richard A. Hankins ,  Gautham Chinya

    发明人： Jamison Collins ,  Perry Wang ,  Bernard Lint ,  Koichi Yamada ,  Asit Mallick ,  Richard A. Hankins ,  Gautham Chinya

    IPC分类号： G06F9/44

    CPC分类号： G06F9/455 ,  G06F9/461

    摘要： Embodiments described herein disclose a system for enabling emulation of a MIMD ISA extension which supports user-level sequencer management and control, and a set of privileged code executed by both operating system managed sequencers and application managed sequencers, including different sets of persistent per-CPU and per-thread data. In one embodiment, a lightweight code layer executes beneath the operating system. This code layer is invoked in response to particular monitored events, such as the need for communication between an operating system managed sequencer and an application managed sequencer. Control is transferred to this code layer, for execution of special operations, after which control returns back to originally executing code. The code layer is normally dormant and can be invoked at any time when either a user application or the operating system is executing.

    摘要翻译： 本文描述的实施例公开了一种用于启用支持用户级定序器管理和控制的MIMD ISA扩展的仿真的系统，以及由操作系统管理的顺控程序和应用程序管理的定序器执行的一组特权代码，包括不同的持续性每个CPU 和每线程数据。 在一个实施例中，在操作系统之下执行轻量级代码层。 响应于特定的监视事件，例如对操作系统管理的定序器和应用程序管理的定序器之间的通信的需要，该代码层被调用。 控制被传送到该代码层，用于执行特殊操作，之后控制返回到原始执行的代码。 代码层通常处于休眠状态，可以在用户应用程序或操作系统正在执行时随时调用。

    Method and apparatus for efficient utilization for prescient instruction prefetch
    8.
    发明申请
    Method and apparatus for efficient utilization for prescient instruction prefetch 有权
    有效利用预编程指令预取的方法和装置

    公开(公告)号：US20050055541A1

    公开(公告)日：2005-03-10

    申请号：US10658072

    申请日：2003-09-08

    申请人： Tor Aamodt ,  Hong Wang ,  Per Hammarlund ,  John Shen ,  Steve Liao ,  Perry Wang

    发明人： Tor Aamodt ,  Hong Wang ,  Per Hammarlund ,  John Shen ,  Steve Liao ,  Perry Wang

    IPC分类号： G06F9/30 ,  G06F9/38

    CPC分类号： G06F9/3842 ,  G06F9/30101 ,  G06F9/3802 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3859

    摘要： Embodiments of an apparatus, system and method enhance the efficiency of processor resource utilization during instruction prefetching via one or more speculative threads. Renamer logic and a map table are utilized to perform filtering of instructions in a speculative thread instruction stream. The map table includes a yes-a-thing bit to indicate whether the associated physical register's content reflects the value that would be computed by the main thread. A thread progress beacon table is utilized to track relative progress of a main thread and a speculative helper thread. Based upon information in the thread progress beacon table, the main thread may effect termination of a helper thread that is not likely to provide a performance benefit for the main thread.

    摘要翻译： 装置，系统和方法的实施例通过一个或多个推测性线程增强在指令预取期间处理器资源利用的效率。 利用重命名逻辑和映射表来对推测性线程指令流中的指令进行滤波。 映射表包括一个肯定事件位，用于指示相关联的物理寄存器的内容是否反映由主线程计算的值。 线程进度信标表用于跟踪主线程和推测式辅助线程的相对进度。 基于线程进度信标表中的信息，主线程可能会影响不太可能为主线程提供性能优势的辅助线程的终止。