公开(公告)号：US07795680B2

公开(公告)日：2010-09-14

申请号：US11952947

申请日：2007-12-07

申请人： Huang Liu ,  Alex K. H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

发明人： Huang Liu ,  Alex K. H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

IPC分类号： H01L29/04

CPC分类号： H01L21/02639 ,  H01L21/0237 ,  H01L21/02433 ,  H01L21/02521 ,  H01L21/02609 ,  H01L21/02636 ,  H01L21/76229 ,  H01L21/823807

摘要： An integrated circuit system that includes: providing a substrate; depositing a dielectric on the substrate; depositing an isolation dielectric on the dielectric; forming a trench through the isolation dielectric and the dielectric to expose the substrate; depositing a dielectric liner over the integrated circuit system; processing the dielectric liner to form a trench spacer; and depositing an epitaxial growth within the trench that includes a crystalline orientation that is substantially identical to the substrate.

摘要翻译： 一种集成电路系统，包括：提供衬底; 在基板上沉积电介质; 在电介质上沉积隔离电介质; 通过隔离电介质和电介质形成沟槽以露出衬底; 在所述集成电路系统上沉积电介质衬垫; 处理介电衬垫以形成沟槽间隔物; 以及在所述沟槽内沉积外延生长，其包括基本上与所述衬底相同的晶体取向。

公开(公告)号：US20090146262A1

公开(公告)日：2009-06-11

申请号：US11952947

申请日：2007-12-07

申请人： Huang Liu ,  Alex K.H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

发明人： Huang Liu ,  Alex K.H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

IPC分类号： H01L29/04

CPC分类号： H01L21/02639 ,  H01L21/0237 ,  H01L21/02433 ,  H01L21/02521 ,  H01L21/02609 ,  H01L21/02636 ,  H01L21/76229 ,  H01L21/823807

摘要： An integrated circuit system that includes: providing a substrate; depositing a dielectric on the substrate; depositing an isolation dielectric on the dielectric; forming a trench through the isolation dielectric and the dielectric to expose the substrate; depositing a dielectric liner over the integrated circuit system; processing the dielectric liner to form a trench spacer; and depositing an epitaxial growth within the trench that includes a crystalline orientation that is substantially identical to the substrate.

摘要翻译： 一种集成电路系统，包括：提供衬底; 在基板上沉积电介质; 在电介质上沉积隔离电介质; 通过隔离电介质和电介质形成沟槽以露出衬底; 在所述集成电路系统上沉积电介质衬垫; 处理介电衬垫以形成沟槽间隔物; 以及在所述沟槽内沉积外延生长，其包括基本上与所述衬底相同的晶体取向。

公开(公告)号：US20100009527A1

公开(公告)日：2010-01-14

申请号：US12172724

申请日：2008-07-14

申请人： Yong Meng Lee ,  Chung Woh Lai ,  Huang Liu ,  Wenzhi Gao ,  Zhao Lun ,  Johnny Widodo ,  Shailendra Mishra ,  Liang-Choo Hsia

发明人： Yong Meng Lee ,  Chung Woh Lai ,  Huang Liu ,  Wenzhi Gao ,  Zhao Lun ,  Johnny Widodo ,  Shailendra Mishra ,  Liang-Choo Hsia

IPC分类号： H01L21/266

CPC分类号： H01L21/2652 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/823878 ,  H01L21/823892

摘要： A method for manufacturing an integrated circuit system that includes: providing a substrate; forming a mask layer over the substrate; implanting a first well through an opening in the mask layer into the substrate; and implanting a second well through the mask layer and the opening via a single implant into the substrate.

摘要翻译： 一种集成电路系统的制造方法，包括：提供基板; 在衬底上形成掩模层; 将第一阱通过掩模层中的开口植入衬底中; 以及将第二阱通过所述掩模层和所述开口经由单个植入物注入到所述衬底中。

公开(公告)号：US20080315317A1

公开(公告)日：2008-12-25

申请号：US11767449

申请日：2007-06-22

申请人： Chung Woh Lai ,  Yong Meng Lee ,  Wenhe Lin ,  Khee Yong Lim ,  Young Way Teh ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang-Choo Hsia

发明人： Chung Woh Lai ,  Yong Meng Lee ,  Wenhe Lin ,  Khee Yong Lim ,  Young Way Teh ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang-Choo Hsia

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/31155 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66606 ,  H01L29/7843

摘要： A semiconductor system is provided including providing a semiconductor substrate; forming PMOS and NMOS transistors in and on the semiconductor substrate; forming a tensile strained layer on the semiconductor substrate; and relaxing the tensile strained layer around the PMOS transistor.

摘要翻译： 提供一种半导体系统，包括提供半导体衬底; 在半导体衬底中形成PMOS和NMOS晶体管; 在半导体衬底上形成拉伸应变层; 并放宽PMOS晶体管周围的拉伸应变层。

公开(公告)号：US20080145795A1

公开(公告)日：2008-06-19

申请号：US11613155

申请日：2006-12-19

申请人： Yasri Yudhistira ,  Johnny Widodo ,  Bei Chao Zhang ,  Liang-Choo Hsia

发明人： Yasri Yudhistira ,  Johnny Widodo ,  Bei Chao Zhang ,  Liang-Choo Hsia

IPC分类号： G03F7/00

CPC分类号： G03F7/0035 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31133 ,  H01L21/76802 ,  H01L21/7682 ,  H01L21/76825 ,  H01L2221/1047

摘要： A semiconductor processing system with ultra low-K dielectric is provided including providing a substrate having an electronic circuit, forming an ultra low-K dielectric layer, having porogens, over the substrate, blocking an incoming radiation from a first region of the ultra low-K dielectric layer, evaporating the porogens from a second region of the ultra low-K dielectric layer by projecting the incoming radiation on the second region, and removing the ultra low-K dielectric layer in the first region with a developer.

摘要翻译： 提供了一种具有超低K电介质的半导体处理系统，包括提供具有电子电路的衬底，在衬底上形成具有致孔剂的超低K电介质层，阻挡来自超低K电介质的第一区域的入射辐射， K电介质层，通过将入射辐射投射在第二区域上，从超低K电介质层的第二区域蒸发致孔剂，并用显影剂除去第一区域中的超低K电介质层。

公开(公告)号：US07622403B2

公开(公告)日：2009-11-24

申请号：US11613155

申请日：2006-12-19

申请人： Yasri Yudhistira ,  Johnny Widodo ,  Bei Chao Zhang ,  Liang-Choo Hsia

发明人： Yasri Yudhistira ,  Johnny Widodo ,  Bei Chao Zhang ,  Liang-Choo Hsia

IPC分类号： H01L21/00

CPC分类号： G03F7/0035 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31133 ,  H01L21/76802 ,  H01L21/7682 ,  H01L21/76825 ,  H01L2221/1047

摘要： A semiconductor processing system with ultra low-K dielectric is provided including providing a substrate having an electronic circuit, forming an ultra low-K dielectric layer, having porogens, over the substrate, blocking an incoming radiation from a first region of the ultra low-K dielectric layer, evaporating the porogens from a second region of the ultra low-K dielectric layer by projecting the incoming radiation on the second region, and removing the ultra low-K dielectric layer in the first region with a developer.

摘要翻译： 提供了一种具有超低K电介质的半导体处理系统，包括提供具有电子电路的衬底，在衬底上形成具有致孔剂的超低K电介质层，阻挡来自超低K电介质的第一区域的入射辐射， K电介质层，通过将入射辐射投射在第二区域上，从超低K电介质层的第二区域蒸发致孔剂，并用显影剂除去第一区域中的超低K电介质层。

公开(公告)号：US07326609B2

公开(公告)日：2008-02-05

申请号：US10908328

申请日：2005-05-06

申请人： Purakh Raj Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

发明人： Purakh Raj Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

IPC分类号： H01L21/8238

CPC分类号： H01L21/82385 ,  H01L21/823814 ,  H01L21/823857 ,  H01L27/11 ,  H01L29/66545 ,  H01L29/7833

摘要： A method and apparatus for manufacturing a semiconductor device is provides a substrate having a first region and a second region. A sacrificial first gate is formed in the first region. Source/drain are formed in the first region. A second region gate dielectric is formed in the second region. A second region gate is formed on the second region gate dielectric. A second region source/drain is formed in the second region. A sacrificial layer is formed over the sacrificial first gate, the source/drain, the first region, and the second region. The sacrificial first gate is exposed. A gate space is formed by removing the sacrificial first gate. A first region gate dielectric is formed in the gate space. A first region gate is formed on the first region gate dielectric. The sacrificial layer is removed.

摘要翻译： 用于制造半导体器件的方法和设备提供具有第一区域和第二区域的衬底。 牺牲第一栅极形成在第一区域中。 源极/漏极形成在第一区域中。 第二区域栅极电介质形成在第二区域中。 第二区域栅极形成在第二区域栅极电介质上。 在第二区域中形成第二区域源极/漏极。 在牺牲第一栅极，源极/漏极，第一区域和第二区域上形成牺牲层。 牺牲的第一个门被暴露。 通过去除牺牲第一栅极形成栅极空间。 在栅极空间中形成第一区域栅极电介质。 第一区栅极形成在第一区栅极电介质上。 牺牲层被去除。

公开(公告)号：US20080087958A1

公开(公告)日：2008-04-17

申请号：US11951833

申请日：2007-12-06

申请人： Purakh Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

发明人： Purakh Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

IPC分类号： H01L27/088

CPC分类号： H01L21/82385 ,  H01L21/823814 ,  H01L21/823857 ,  H01L27/11 ,  H01L29/66545 ,  H01L29/7833

摘要： A semiconductor device provides a substrate having a first region and a second region. A sacrificial first gate is formed in the first region. Source/drain are formed in the first region. A second region gate dielectric is formed in the second region. A second region gate is formed on the second region gate dielectric. A second region source/drain is formed in the second region. A sacrificial layer is formed over the sacrificial first gate, the source/drain, the first region, and the second region. The sacrificial first gate is exposed. A gate space is formed by removing the sacrificial first gate. A first region gate dielectric is formed in the gate space. A first region gate is formed on the first region gate dielectric. The sacrificial layer is removed.

摘要翻译： 半导体器件提供具有第一区域和第二区域的衬底。 牺牲第一栅极形成在第一区域中。 源极/漏极形成在第一区域中。 第二区域栅极电介质形成在第二区域中。 第二区域栅极形成在第二区域栅极电介质上。 在第二区域中形成第二区域源极/漏极。 在牺牲第一栅极，源极/漏极，第一区域和第二区域上形成牺牲层。 牺牲的第一个门被暴露。 通过去除牺牲第一栅极形成栅极空间。 在栅极空间中形成第一区域栅极电介质。 第一区栅极形成在第一区栅极电介质上。 牺牲层被去除。

公开(公告)号：US20060252188A1

公开(公告)日：2006-11-09

申请号：US10908328

申请日：2005-05-06

申请人： Purakh Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

发明人： Purakh Verma ,  Liang-Choo Hsia ,  Dong Kyun Sohn ,  Guowei Zhang ,  Chew Hoe Ang ,  Yun Ling Tan ,  Zhao Lun ,  Jae Gon Lee ,  Yung Fu Chong

IPC分类号： H01L21/84 ,  H01L21/00

CPC分类号： H01L21/82385 ,  H01L21/823814 ,  H01L21/823857 ,  H01L27/11 ,  H01L29/66545 ,  H01L29/7833

摘要： A method and apparatus for manufacturing a semiconductor device is provides a substrate having a first region and a second region. A sacrificial first gate is formed in the first region. Source/drain are formed in the first region. A second region gate dielectric is formed in the second region. A second region gate is formed on the second region gate dielectric. A second region source/drain is formed in the second region. A sacrificial layer is formed over the sacrificial first gate, the source/drain, the first region, and the second region. The sacrificial first gate is exposed. A gate space is formed by removing the sacrificial first gate. A first region gate dielectric is formed in the gate space. A first region gate is formed on the first region gate dielectric. The sacrificial layer is removed.

摘要翻译： 用于制造半导体器件的方法和设备提供具有第一区域和第二区域的衬底。 牺牲第一栅极形成在第一区域中。 源极/漏极形成在第一区域中。 第二区域栅极电介质形成在第二区域中。 第二区域栅极形成在第二区域栅极电介质上。 在第二区域中形成第二区域源极/漏极。 在牺牲第一栅极，源极/漏极，第一区域和第二区域上形成牺牲层。 牺牲的第一个门被暴露。 通过去除牺牲第一栅极形成栅极空间。 在栅极空间中形成第一区域栅极电介质。 第一区栅极形成在第一区栅极电介质上。 牺牲层被去除。

公开(公告)号：US20110316166A1

公开(公告)日：2011-12-29

申请号：US12825266

申请日：2010-06-28

申请人： Hong Yu ,  Huang Liu ,  Feng Zhao ,  Meisheng Zhou ,  Liang-Choo Hsia

发明人： Hong Yu ,  Huang Liu ,  Feng Zhao ,  Meisheng Zhou ,  Liang-Choo Hsia

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L21/7684

摘要： A method of manufacture of an integrated circuit system includes: forming an etch stop layer over a bulk substrate; forming a buffer layer on the etch stop layer; forming a hard mask on the buffer layer; forming a through silicon via through the etch stop layer with the hard mask detected and the buffer layer removed with a low down force; and forming a passivation layer on the through silicon via and the etch stop layer.

摘要翻译： 集成电路系统的制造方法包括：在体基板上形成蚀刻停止层; 在所述蚀刻停止层上形成缓冲层; 在缓冲层上形成硬掩模; 通过所述蚀刻停止层形成穿透硅通孔，所述硬掩模被检测并且所述缓冲层以低的下压力去除; 以及在穿通硅通孔和蚀刻停止层上形成钝化层。